ADS1230 ADC输入引脚：

要测量的输入信号被施加到

输入引脚AINP和AINN。ads1230接受

差分输入信号，也可以测量

单极信号。相对于地测量单极(或单端信号)时，将负输入( AINN )连接到地，并将输入信号连接到正输入( AINP)。请注意

当ads1230以这种方式配置时，仅使用转换器满量程范围的一半，因为仅

产生正数字输出代码。

此数字输出引脚用于两个目的。首先，它通过降低指示何时准备好新数据。然后，在SCLK的第一个上升沿，DRDY / DOUT引脚改变功能并开始输出转换数据，最高有效位( MSB)优先。数据在每个后续SCLK上升沿移出。检索完所有20位后，可以使用额外的SCLK强制引脚为高电平。然后，它会保持高电平，直到新数据准备就绪。当轮询DRDY /DOUT的状态以确定何时开始数据检索时，此配置非常有用。

该数字输入将串行数据随每个上升沿移出。此输入具有内置迟滞，但仍应注意确保信号干净。故障或缓慢上升的信号会导致不必要的额外移位。因此，最好确保SCLK的上升和下降时间都小于50ns。

ads1230连续地转换模拟输入信号。要检索数据，请等待DRDY /DOUT变为低电平，如图25所示。DRDY /DOUT变为低电平后，通过应用sclk开始移出数据。首先将数据移出MSB。不需要移出所有20位数据，但必须在更新新数据(在tCONV内)之前检索数据，否则数据将被覆盖。避免在更新期间( tUPDATE)检索数据。如果应用了24个sclk，则DRDY / DOUT将为高电平，因为最后四个位被附加了“1”。但是，如果仅应用了20个sclk，则DRDY / DOUT将保持在最后一个移出位的状态，直到其变为高电平(请参见tUPDATE)，表示正在更新新数据。为了避免DRDY / DOUT保持在最后一位的状态，可以应用第21个SCLK来强制DRDY /DOUT为高电平，如图26所示。当控制设备的主机轮询DRDY /DOUT以确定数据何时准备好时，此技术非常有用。

   15/30 PDF.

ADS1230校准方法：

偏移校准可以在任何时候启动，以移除ads1230继承的偏移误差。要启动偏移校准，请在检索20位数据加上4位“1”后再应用至少两个附加sclk。图27显示了定时模式。第25个SCLK使DRDY /DOUT保持高电平。第26个SCLK的下降沿开始校准循环。可在第26个SCLK之后发送附加SCLK脉冲；但是，在失调校准期间，SCLK上的活动应最小化，以获得最佳结果。

在此期间，模拟输入引脚在ADC内断开，并在内部施加适当的信号以执行校准。校准完成后，DRDY /DOUT变为低电平，表示新数据已准备就绪。校准后的第一次转换已完全确定并可使用。失调校准在第26个SCLK下降沿后立即执行( tCAL)中规定的时间。

   16/30 PDF

ADS1230 待机模式：

待机模式通过关闭大部分电路显著降低功耗。在待机模式下，整个模拟电路被断电，并且只有时钟源电路被唤醒以减少待机模式的唤醒时间。到

进入待机模式后，只需保持SCLK高电平即可

DRDY /DOUT变低；见图28。备用方式

可以在回读期间的任何时间启动；事实并非如此

必须事先检索所有20位数据。

当tSTANDBY通过SCLK保持高电平时，待机模式激活。DRDY /DOUT在待机模式开始时保持高电平。SCLK必须保持高电平才能保持待机模式。要退出待机模式(唤醒)，请将SCLK设置为low。退出待机模式后的第一个数据有效。

  17/30 PDF

ASD1230 开机注意事项：

为ads1230、AVDD和DVDD通电时

必须在PDWN引脚变为高电平之前通电，

如图30所示。如果PDWN不受

微处理器，一个简单的RC延迟电路必须

实现，如图31所示。

 即电源通电后，PDWN至少10us才变高。  

19/30 PDF