标题: mos管的疑问 [打印本页]
作者: 1226199801    时间: 2017-12-17 22:02
标题: mos管的疑问
本帖最后由 1226199801 于 2017-12-17 22:10 编辑

Q2是n-mos管，封装模式，有几点不明白。两张图片，两个mos管接法，那种对？我知道导通的情况要Ug>Us.
1、当1脚为5v时，3脚为什为3.3v? mos管导通不是1和3角应该相同电压吗？
2、当1为0v都变为0，这点没问题。

YTM6F}JOQK_A}YNM$PDX]DJ.png (219.1 KB, 下载次数: 50)

小板对应的原理图

小板对应的原理图

@9D}UXS}~9HVAS59{O63F@4.png (24.01 KB, 下载次数: 38)

网上搜的

网上搜的
作者: angmall    时间: 2017-12-18 00:18
　　在电平转换器的操作中要考虑下面的三种状态：

　　1 没有器件下拉总线线路。“低电压”部分的总线线路通过上拉电阻R3 上拉至3.3V。 MOS-FET 管的门极(2脚)和源极(3脚)都是3.3V， 所以它的VGS 低于阀值电压，MOS-FET 管不导通。这就允许“高电压”部分的总线线路通过它的上拉电阻R1 拉到5V。 此时两部分的总线线路都是高电平，只是电压电平不同。

　　2 一个3.3V 器件下拉总线线路到低电平。MOS-FET 管的源极(3脚)也变成低电平，而门极(2脚)是3.3V。 VGS上升高于阀值，MOS-FET 管开始导通。然后“高电压”部分的总线线路通过导通的MOS-FET管被3.3V 器件下拉到低电平。此时，两部分的总线线路都是低电平，而且电压电平相同。

　　3 一个5V 的器件下拉总线线路到低电平。MOS-FET 管的漏极(1脚)基底二极管“低电压”部分被下拉直到VGS 超过阀值，MOS-FET 管开始导通。“低电压”部分的总线线路通过导通的MOS-FET 管被5V 的器件进一步下拉到低电平。此时，两部分的总线线路都是低电平，而且电压电平相同。

　　这三种状态显示了逻辑电平在总线系统的两个方向上传输，与驱动的部分无关。状态1 执行了电平转换功能。状态2 和3 按照I2C 总线规范的要求在两部分的总线线路之间实现“线与”的功能。
作者: 1226199801    时间: 2017-12-18 16:19
angmall 发表于 2017-12-18 00:18
　　在电平转换器的操作中要考虑下面的三种状态：

　　1 没有器件下拉总线线路。“低电压”部分的总线线 ...

MOS-FET 管的漏极(1脚)基底二极管“低电压”部分被下拉直到VGS 超过阀值，MOS-FET 管开始导通。

这一句不太理解，漏极的电压被下拉会逐渐将Us电压下拉直到达到导通条件？
作者: angmall    时间: 2017-12-18 22:01
门极(2脚)是3.3V, 漏极的电压被下拉会逐渐将Us电压下拉直到达到导通条件, VGS 超过阀值， 导通的情况是Ug>Us.



欢迎光临 (http://www.51hei.com/bbs/) Powered by Discuz! X3.1