标题: 基于verilog的数字时钟设计 [打印本页]

作者: 阿水电费更    时间: 2018-4-8 23:02
标题: 基于verilog的数字时钟设计
基于verilog的数字时钟设计

0.jpg (34.74 KB, 下载次数: 143)

0.jpg

PRJ_6_Dig_CLK.zip

8 MB, 下载次数: 63, 下载积分: 黑币 -5






欢迎光临 (http://www.51hei.com/bbs/) Powered by Discuz! X3.1