Verilog HDL实现数值比较器 -

标题: Verilog HDL实现数值比较器 [打印本页]

作者: FuckHEU 时间: 2018-5-25 20:41
标题: Verilog HDL实现数值比较器
两位无符号二进制数比较器
module Verilog(Y,A,B);
input [1:0] A ;
wire [1:0] A ;
input [1:0] B ;
wire [1:0] B ;
output [2:0] Y ;
reg [2:0] Y ;
always @ (A or B)
begin
   if(A>B)
      Y=3'b001;
   else if (A==B)
      Y=3'b010;
   else
      Y=3'b100;
end
endmodule

作者: zzpsdyp 时间: 2019-12-12 08:33
这位兄弟牛逼

欢迎光临 (http://www.51hei.com/bbs/)