浮点数加法器设计（仿真）求帮助 -

标题: 浮点数加法器设计（仿真）求帮助 [打印本页]

作者: 13727243977 时间: 2018-6-28 00:05
标题: 浮点数加法器设计（仿真）求帮助

1、使用multisim设计一个8位浮点数（符号位1位，阶码3位，尾码4位）加法器，并能够仿真成功。

2、选做：增加规格化电路和溢出判断。

要求：

1、输入两个二进制的8位浮点数例如：A:0110 0101（其真值为+0.0101×2110），B：1100 1010（其真值为-0.1010×2100），经过所设计的浮点数加法器运算后，得到输出结果，结果不要求用浮点数表示，即符号位、阶码、尾码可分开显示。

2、结果仿真正确。

三、设计方案提示

1、浮点数加法运算的难点在于对阶，可用比较器和移位寄存器来完成。

2、因为右移而导致尾码数据位数超过4位的，末位丢弃即可。

作者: 塑料饼干 时间: 2019-6-17 22:24
楼主，请求助攻1017562220@qq.com

欢迎光临 (http://www.51hei.com/bbs/)