allegro PCB设计-网表导入的雷区，你还在踩？ -

标题: allegro PCB设计-网表导入的雷区，你还在踩？ [打印本页]

作者: 板儿妹0517 时间: 2018-8-6 11:09
标题: allegro PCB设计-网表导入的雷区，你还在踩？

PCB设计软件allegro蓝牙音箱案例实操讲解，以蓝牙音箱为案例将PCB设计基础知识融进实际案例中，通过操作过程讲解PCB设计软件功能及实用经验技巧，本文着重讲解网表导入的常见错误，减少操作失误。

本期学习重点：

1. 网表的基本语法结构

2. 网表导入的常见错误

本期学习难点：

1. 网表导入的常见错误

一、网表的基本语法结构

打开生成的原理图网表文件（文本文件），可看到如下信息：

1. Packages元器件信息，如下图：

2. Nets网络连接信息，如下图

二、网表导入的常见错误（封装）

1. 打开netin.log文件

2. 查找关键字error，如下图：

三、网表导入的常见错误（原理图）

1. 器件没指定PCB Footprint，是由于原理图中信息缺少造成的。如下图：

2. 器件位号定义重复，如下图：

3、器件位号信息缺失，如下图：

注意：在原理图设计工具中修改常见错误，重复网表导入操作，直到netin.log文件中没有error为止，才完成原理图网表成功导入PCB设计工具。

下期预告：封装调入及常见错误

作者: ZXCLH 时间: 2018-10-31 14:19
正好这不懂。学习了

作者: dcs19910214 时间: 2018-12-3 21:21
大神啊，顶一下

作者: 1191313501 时间: 2018-12-6 17:57
学习了，大神

欢迎光临 (http://www.51hei.com/bbs/)