标题: 数模混合的四层PCB绘制疑问 [打印本页]

作者: sjh666    时间: 2018-9-14 09:04
标题: 数模混合的四层PCB绘制疑问
各位大神好:
        小弟第一次做4层PCB,数模混合电路,单片机是STM32有几点疑问请各位指教
       1.内电层中电源和地都有好几种,比如模拟部分由模拟地、模拟±5V构成,数字部分由3.3V/24V及数字地构成
          那么如何在内电场层设多种电源信号及地线呢
       2.由于采用了大量贴片器件,PCB不免增加不少过孔,同时难以避免的会有不同层间的平行走线,该如何尽量减少过孔
          同时尽量避免平行走线呢


谢谢各位

作者: sjh666    时间: 2018-9-14 09:51
请各位老师不吝赐教
作者: wulin    时间: 2018-9-14 11:22
如果不是高速、高压、大电流电路就没有那么多的讲究。数字(模拟)部分的元件之间都有紧密关联,元件布局时就可以按功能分块,对应的内电源(地)也就以此为依据按块分割,数字地与模拟地通过磁珠1点相连。给你这个资料参考。
PCB设计技巧百问.doc (82.5 KB, 下载次数: 11)


作者: sjh666    时间: 2018-9-14 14:50
wulin 发表于 2018-9-14 11:22
如果不是高速、高压、大电流电路就没有那么多的讲究。数字(模拟)部分的元件之间都有紧密关联,元件布局时就 ...

感谢指教
PCB上晶振8MHz,倍频到72MHz,GPIO口设定的是10MHZ
是不是应该属于高速电路了
电源的分布不是按快状划分,是数字模拟分别呈交错布线,应如何走线比较妥当,是否需要敷铜地
作者: wulin    时间: 2018-9-15 07:07
sjh666 发表于 2018-9-14 14:50
感谢指教
PCB上晶振8MHz,倍频到72MHz,GPIO口设定的是10MHZ
是不是应该属于高速电路了

高速电路只是一个概念,没有明确界点。通常指的是电路中传输和处理的信号频率>100MHz。单片机内部工作速度虽然较高,但I/O口传输和处理的信号频率往往不高,这不算高速电路。只要把晶振外壳接地,尽量缩小与MCU之间引线长度即可。
作者: NRengineer    时间: 2018-9-15 10:20
1. 四层板卡,可以分别为顶层信号层、电源层、地层、底层信号层,对于电源层和底层进行分割,比如电源层分割成3.3V区域、5V区域、24V区域,底层分割成所需的各个GND即可;2. 过孔和平行走线对于非高频数字信号其实影响很小。
作者: NRengineer    时间: 2018-9-15 10:23
1. 四层分别设置为顶层信号层、电源层、地层、底层信号层,其中电源层和地层按需求进行分割,比如电源层分割成3.3V区域、5V区域、24V区域,地层分割成模拟地、数字地区域等,因此一定要首先做好布局工作,简单的说,就是需要使用3.3V供电的元器件放到一起,使用5V的元器件放到一个区域。
2.对于非高频数字信号,过孔和平行走线基本不会影响信号质量。
作者: sjh666    时间: 2018-9-17 11:27
NRengineer 发表于 2018-9-15 10:20
1. 四层板卡,可以分别为顶层信号层、电源层、地层、底层信号层,对于电源层和底层进行分割,比如电源层分 ...

感谢您的指教
我想问一下
这个所谓分割
是加一个整块的内电层,然后再进行分割
还是在内电层分别走线分别覆铜

如果划分成块
比如我有交错的两个电源±5V,不能完全区分成块,该如何处理
作者: sjh666    时间: 2018-9-17 11:28
wulin 发表于 2018-9-15 07:07
高速电路只是一个概念,没有明确界点。通常指的是电路中传输和处理的信号频率>100MHz。单片机内部工作速 ...

感谢您的回复
如果是两个引脚的晶振
外壳如何接地
从外壳焊线吗
焊线的话好像不是太可靠
作者: sjh666    时间: 2018-9-17 11:31
NRengineer 发表于 2018-9-15 10:23
1. 四层分别设置为顶层信号层、电源层、地层、底层信号层,其中电源层和地层按需求进行分割,比如电源层分 ...

感谢您的指导
这个高频数字信号
该如何判定呢

比如我晶振是24MHz,stm32倍频到180MHz
GPIO口设定速率是10MHZ
这算不算有高频信号
作者: wulin    时间: 2018-9-17 15:44
sjh666 发表于 2018-9-17 11:28
感谢您的回复
如果是两个引脚的晶振
外壳如何接地

现在市售的晶振基本都是缩体封装的,外壳不必接地,画图时在晶振周围覆地铜并开阻焊窗,如果确认干扰是由晶振引起的直接上锡把晶振外壳与地铜焊连。任何教科书都不可能面面俱到。何况你就算把所有问题都考虑周到,在实际应用中其实根本做不到。总之PCB的布局与连线是需要经验积累的,这是一个权衡利弊不断妥协的过程,较复杂的PCB必须安装元件后经过严格测试,除非是顶尖高手,不要指望一稿敲定。
作者: sjh666    时间: 2018-9-18 08:11
wulin 发表于 2018-9-17 15:44
现在市售的晶振基本都是缩体封装的,外壳不必接地,画图时在晶振周围覆地铜并开阻焊窗,如果确认干扰是由 ...

非常感谢您的指导~




欢迎光临 (http://www.51hei.com/bbs/) Powered by Discuz! X3.1