PCB_LAYOUT资深硬件工程师15年Layout经验总结资料（共23页pdf下载） -

标题: PCB_LAYOUT资深硬件工程师15年Layout经验总结资料（共23页pdf下载） [打印本页]

作者: 51hei团团 时间: 2018-12-2 02:28
标题: PCB_LAYOUT资深硬件工程师15年Layout经验总结资料（共23页pdf下载）
LAYOUT REPORT  1
目录 1
1 PCB LAYOUT 术语解释(TERMS) 2
2 Test Point : ATE 测试点供工厂 ICT 测试治具使用 2
3 基准点 (光学点) -for SMD: 4
4 标记 (LABEL ING) 5
5 VIA HOLE PAD 5
6 PCB Layer 排列方式 5
7零件佈置注意事项 (PLACEMENT NOTES) 5
8 PCB LAYOUT 设计 6
9 Transmission Line ( 传输线 ) 8
10General Guidelines – 跨 Plane 8
11 General Guidelines – 绕线 9
12 General Guidelines – Damping Resistor 10
13 General Guidelines - RJ45 to Transformer 10
14 Clock Routing Guideline 12
15 OSC & CRYSTAL Guideline 12
16 CPU    RAM FLASH 14
17 General Guidelines –Decoupling       Capacitor 14
18POWER 部分 15
19 GND & Vcc Plan 切割 17
20 DRC : Design Rule Check 19
21 CAM 输出/输出文件(参考 gerber file 流程图) 20
22 其他注意事项 21
23PCB 製作规范填写注意事项 23

1. PCB
1. LAYOUT 术语解释(TERMS)
COMPONENT SIDE(零件面、正面)︰大多数零件放置之面。
2. SOLDER SIDE(焊锡面、反面)。
3. SOLDER MASK(止焊膜面)︰通常指 Solder Mask Open 之意。
4. TOP PAD︰在零件面上所设计之零件脚 PAD，不管是否钻孔、电镀。
5. BOTTOM PAD：在銲锡面上所设计之零件脚 PAD，不管是否钻孔、电镀。
6. POSITIVE LAYER：单、双层板之各层线路；多层板之上、下两层线路及内层走线皆属
      之。
7. NEGATIVE LAYER：通常指多层板之电源层。
8. INNER PAD：多层板之 POSITIVE LAYER 内层 PAD。
9. ANTI-PAD：多层板之 NEGATIVE LAYER 上所使用之绝缘范围，不与零件脚相接。
10. THERMAL PAD：多层板内 NEGATIVE LAYER 上必须零件脚时所使用之 PAD，一般
      称为散热孔或导通孔。
11. PAD (銲垫)：除了 SMD PAD 外，其他 PAD 之 TOP PAD、BOTTOM PAD 及
      INNER PAD 之形状大小皆应相同。
12. Moat : 不同信号的 Power& GND plane 之间的分隔线
13. Grid : 佈线时的走线格点

2. Test Point : ATE 测试点供工厂 ICT 测试治具使用
ICT 测试点 LAYOUT 注意事项:
PCB 的每条 TRACE 都要有一个作为测试用之 TEST PAD(测试点)，其原则如下：
1. 一般测试点大小均为 30-35mil，元件分布较密时，测试点最小可至 30mil. 测试点与元件 PAD 的距离最小为 40mil。
2. 测试点与测试点间的间距最小为 50-75mil，一般使用 75mil。密度高时可使用 50mil,
3. 测试点必须均匀分佈于 PCB 上，避免测试时造成板面受力不均。
4. 多层板必须透过贯穿孔(VIA)将测试点留于锡炉著锡面上(Solder Side)。
5. 测试点必需放至于 Bottom Layer
6. 输出 test point report(.asc 档案 powerpcb v3.5)供厂商分析可测率
7. 测试点设置处:Setup pads stacks

测试点设置处

8.自动载入测试点 100%:TOOLS DFT Audit 下图

* 自动 100 加入%Test Point 设置

3. 基准点 (光学点) -for SMD:
为了 PICK & PLACE 机器自动放置 SMD 零件之基准设定，因此必须在板子四周加上光学点。

在 SOLDER MASK 范围内不可有任何 TRACE， SILK SCREEN 及 VIA，并且在下
一层之相同位置必须为全部铜箔。
2. PCB 光学校正点应以圆形做法为准，以便于 SMT 机器的定位。四边有 PIN 之 IC pin1 及其对角端各作一个基准点，此基准点为 1.0mm 圆形 PAD，其 SOLDER MASK 为 3.0mm 圆形；此 SOLDER MASK 内不可有其他之TRACE、SILK-SCREEN、VIA 及开孔。

3. 光学点之位置，必须与 SMD 零件同一面(即零件面)，如为双面 SMD 板，则
双面亦须作光学点。
4. 光学点需放在 SMD 板四角落，DOT 中心点距离板边至少 5.0mm。
5.1. PCB V-CUT 做在突出的零件边(RJ45),宽度 8mm，距离 V-CUT 边缘往板内 X、Y 轴 5‚5mm
处放置孔径 4mm 固定孔
5.2.若是 pcb RJ45 处空间足够，需放置在实际板框边缘往内 X，Y 轴 5‚5mm 处。

4. 标记 (LABEL ING)
每一种 PCB 之设计均须将“板名、R Logo 一定要放在 TOP 层、生产日期、字令贴纸 Label ” 作在 pcb SILK SCREEN 上。
需注意后加在 PCB 中的图形（如一般标示线）是否会造成信号短路。
5. VIA HOLE PAD
一般製程 VIA HOLE PAD 大小(使用圆形 PAD)

7.零件佈置注意事项 (PLACEMENT NOTES)
1. 位置固定之零件，必须依机构图上所标示之位置摆放，方向及脚位亦须注意。
2. 机构图上虽有标示位置，但非固定位置之零件，可依 LAYOUT 之需要加以调整，但须经过本公司相关人员之许可。
3. PLACEMENT 时请注意机构图上之各种限制区域，例如：零件高度、可插拔零件(JUMPER、 CONNECTOR 等)之限制区域…等。
4. 所有零件之方向必须垂直或水平于板边置放，而相同包装类型之零件方向请保持一致。
5. 注意可插拔零件四周之空间是否不致妨碍人工插拔动作。

6. 过锡炉方向性的考量： PCB LAYOUT 时所有元件应儘量依同一方向配置
7. a.上下层零件 PAD 边缘距离板边至少 4MM,(下限 3MM) b.下层 SMD 零件距离 DIP 零件的 PAD 至少 3MM(边对边) c.H4 定位孔与 RJ-45 同方向, 且距离板边 X=5 ,Y =5MM, d.RJ-45 下层零件距离板边 7MM
8. PCB LAYOUT 设计
1. 佈局前的准备 :先将layout软体单位设置为mm, 避免载入机构图时因单位不同产生比例问题 ; File import .dxf ,将载入的机构图放置于LAYER27(Assembly Drawing Top),
2. 画出版框 : Draftin Icon Boardoutline
3. 确定定位孔 : 螺丝孔定位
4. 板内元件局部高度控制: 绘製出禁止区    Draftin Icon Keepout
5. 固定有条件限制的元件:先摆关键元件,面积比较大的元件,零散的元件
6. 输入NETLIST : File import .asc ,import后出现的.err档案必须逐一检查问题直到出现 Import no error
7. 参照线路图，结合机构，进行佈局
8. 对层定义﹑线宽﹑线距﹑过孔﹑全局参数等作设置
   层定义: Setup layer Definition
   线宽﹑线距﹑过孔 Setup design rules

规则设置处:

手工佈线:
參照线路图进行欲佈线，检查佈线是否符合要求，修改布线
，并符合相应要求。
走线规律：
1、走线方式 ,尽量走短线，特别是小信号。
2、走线形狀同一层走线改变方向时,应走斜线(转 45 度 )禁止走直角。
3、电源线与地线的设计 40－100mil，高频线用地线屏蔽。
4、多层板走线方向相互垂直，层间藕合面积最小；禁止层与层间平行走线。
5、VIA 设计的控制。
9. Transmission Line ( 传输线 )
传输线分 2 种 : Microstrip 及 Stripline。
Microstrip :一般走在外层的 Trace 属于 Microstrip，例如 Component size 及 solder size 的 Trace。
Stripline :一般走在内层的 Trace 属于 Stripline。
Microstrip& Stripline 的特性阻抗不一样，必须避免不同型态的传输线存在于不同的层面上。

10.General Guidelines – 跨 Plane

   高频讯号走线须注意不跨不同 Power Plan 的问题，否则会因 Return Path 不好造成信号不好。
   铜箔在 VCC GND Plan 层面尽量避免有连续破孔情形出现,
   如下图:第 2 层有两个不同 Plane AGND 及 DGND，图(二)Clock trace 同时跨在 AGND 及 DGND，此信号一定不好

11. General Guidelines – 绕线
● Serpentine trace (蛇行线):一般在 Bus 或 clock 应用上，常为了要求等长，必须将较短的 Trace 要求绕线增加长度，方能达到所要求的长度。
● 绕线须注意那些事项:首先要注意绕线本身的间距S，S间距越小，decouple效应越明显，信号越差，所以S越大越好，但因空间有限，依3-W原则，S必须为2倍线宽为佳。

● MDI:PHY -- JACK
● MDC,MDIO:MAC -- PHY -- CPU
● SGMII,GMII,MII:MAC -- PHY
● 以上讯号线保持 3-W 法则，或是空间允许尽量能包 gnd，讯号线下的 GND Plan 保持完整;双面板时也必需保持有完整的 Return Path。
● 一般佈线:首先查看一下 net 的可连通性，根据线路图及实际情况进行零件调整，使其更加有利于走线。
● 走线方式:儘量走短线，同一层走线改变方向时，应走斜线(45 度)。
● 多层板走线方向相互垂直,层与层之间偶合面积最小;尽量不要平行走线。
● 当上下层佈线面积不够使用时,线必须换至电源层时必须告知硬体工程师哪些传输线会被放置在内层,询问硬体工程师内层佈线是否影响线阻抗,内层传输线因为线阻抗的关系是否要改变綫宽,切记保持地平面要完整,绝对不可在地平面走綫
CLK 电路应尽量放在 PCB 中心附近。
● R356.R357.R358.R359.C515.C517.C516.C518必须摆放在靠近U14pin旁边。
● MAC CLK. 6218_CLK. PHY_CLK2. PHY_CLK1. PHY_CLK0. CLK25这些讯号线须 Clock Trace Layout在Vcc Plan，包GND，GND Net上必需沿线打VIA
● 所有的 CLK Trace 儘可能做到不跨越不同的 Vcc Plane
● OSC电路零件摆放:OSC所需供给的电源为3V3，电源零件摆放顺序必须依照
线路图上的顺序放置(C511 C512 C513 L7 C510这些零件禁止放于下层)
● OSC在Layout时必须注意:在零件本体下方沿零件边缘划一60-80mils禁止区，禁止区须禁制所有层面的自动铺铜进入禁止区内，如下图(一)
● GND Plan禁止区划法: 在CLK的pin处留一缺口让gnd铜箔进入零件下方，如下图(二)

16. CPU RAM FLASH
CPU到RAM的走线方式(2种方式): 需依循硬体工程师的需求走綫
1. 所有的控制线与Date线均由CPU拉出到排阻，再由排阻另一端先拉至第一颗RAM再拉出到第二颗RAM
2. 所有的控制线与Date线均由CPU拉出到排阻，在排阻另一端Pin打Via分拉2 条Trace各自到单颗 RAM。
● 控制线与date线整条net上的via不要超过3个via为原则
● FLASH传输线走线尽量短减少VIA

17. General Guidelines –Decoupling Capacitor
● Power : 一般 IC 都需要有 Power 才能正常工作，Power 通常是接到 IC 的 VCC 及 Gnd pin

● Decoupling 电容 : 一般为了让 IC 能得到较稳定电源，通常会在 VCC pin 加 Decoupling
电容滤杂讯. Decoupling 电容位置越靠近 IC 越好，太远则没有效果

● Power Trace :Trace 宽度依流过电流大小来决定，电流越大线宽越粗，一般小电流线宽
为 10-20 mils，大电流理想线宽每 1 安培 40 mils.
.Power Trace 太细则易造成 Power 不好及 Drop 电压太大
.Vref 是很重要信号，其电流很小亦受干扰，所以线宽要粗及线距要大，佈线需小心处理
.一般 chips PLL power 都会一组 L /C Filter，以确保 power 是否乾淨不被干扰，所以其佈线是很重要，除了 L/C filter 需靠近 chips 端及线宽/线距的规范，还须注意是否有跨不同 power plane 的问题。
L /C Filter 线

18.POWER 部分
一个板子可能会有好几组用于电压转换的 PWM ,PWM power 用的电感,在底下的 ground 与
power 层最好能挖空,防止 power swithing 的低频藕合至系统
   PWM power 用的 MOS,在 ground pin 易忽略 via hole 数量要足够
板子在 power-in 的 connector(or dc-jack), 底下的 ground 与 power 层最好能挖空
   每一个 PWM power output 均会有一些 output 电容,power trace 一定要经过这些电容,再打 via 至 power plane,这样做,电容才有作用,且 via 要视电流大小,尽可能多
   PWM power output 很有可能会有一些 feedback 线路,应该为两个电阻(1%)作分压,由 output
端拉 trace 回 PWM controller,一定要从 output 电容后再拉回
   power 或 ground plane 有可能会被连续的 via hole 造成 plane 变窄,甚至割断,所以要特别注意,
   power MOSFET 尽可能靠近 controller, 电感,power MOSFET 与 Doide 尽可能靠近
   ground plane 要大于 power plane
   电源要由上层换到下层时,重叠的铜箔部分需增加 via,在换层电源处旁间增加一些 gnd via

ps:capacitor 的种类:bulk……大电容,则储存电容
bypass….filter common mode noise,例如:PHY 与 transformer 之间,在两个 50Ω 电阻中间的电容.
decoupling …chip 旁的小电容

电源线路

● 电源线路图上的 Inductor 零件作铜箔时要注意， Inductor 上画上与零件一样大的禁止
区，禁止所有层面的自动铺铜与 Trace 进入，在零件本体 1.2pin 上画大面积铜箔，1.2pin 间的铜箔不可太靠近避免彼此干扰，电流的流向必须依照线路图上的流向，不可随意绘製铜箔
● 依照线路图零件顺序放置零件(滤波电容一般放置顺序由容值大到小)，经过滤波后的电
源再进入 Vcc Plan，在滤波后作一大块铜箔放置 Vcc Via 6-12 个进入 Vcc Plan 如下图 (一)矩形框选处
● 滤波前的电源均不可进入 Vcc Plan，避免电流不乾淨，必须关掉所有的滤波前 Dip 零件的 Plan Thermal，如下图(二)内框选处:

19. GND & Vcc Plan 切割
RJ45 TO Transformer: Transformer的一次侧&二次侧， GND CHASSIS&GND SINGLE之间必须有MOAT80-120mil隔开，相隔的GAP上依照EMI需求必需跨接上BEAD
GND CHASSIS&GND 接铁壳大地; GND SINGLE 接板内所有讯号线GND,属于GND CHASSIS 端的Differential
      pair距离GND CHASSIS 的pad的间距设置为30mi.属于GND SINGLE端的所有讯号线依照硬体线阻抗作设置
pcb内所有不相同的gnd必须清楚隔开。
多层板中的电源.地层的铜箔外框边缘要缩小，如电源.地层的铜箔露出板外容易造成短路，电源层间的不同电源铜箔距离20mil。上下层铜箔内缩40MIL,内层内缩80-100MIL
无地平面时的电流回路设计
1、如果使用走线，应将其线宽尽量加粗
2、如果不能採用地平面，应採用星形连接策略
3、数位电流不应流经类比器件
4、高速电流不应流经低速器件

20. DRC : Design Rule Check
检查项目:
Trace width PCB 制作初步完成，“舖铜”与“补铜”,連线、連通性、间距、“孤岛”、文字标示、测试点
Via size pad to trace space
Routing grid pad to via space
Via to trace space pad to outline space
Via to via space trace to trace space

对线路进行检查，进行补铜处理，；通过检查窗口，对项目进行间距、連通性检查。

后加在 PCB 中的图形（如图标、标注）是否会造成信号短路
对一些不理想的线形进行修。
在 PCB 上是否加有 2D 线？防焊是否符合生产的要求,字符标志是否压在零件 PAD 上。
多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路检查无误后，生成底片，并作 CAM350 检查。作存档纪錄

21. CAM 输出/输出文件(参考 gerber file 流程图)
  PCB 佈线完成后的最重要是输出底片製作 PCB,输出层面。
1. Routing/Split Plan(PCB 所有的设置层面)
2. Solder Mask (Top / Bottom)防焊层的 pad 必须比实际 pad 大 4mil
3. Paste Mask (Top / Bottom)SMD 零件的黏贴层,pad 与实际 pad 相同
4. Silkscreen (Top / Bottom)文字层
5. Drill Drawing 钻孔
6. NC Drill 钻孔带
使用 CAM350 内 Import 所有输出的 Gerber 文件,在 Solder Mask Bottom 拿掉所有的 pcb 板内螺丝孔的 pin1 的防焊,所有层面须对齐,再 Export Gerber 资料,从新载入输出的文件查看是否正确。
  写 pcb 製作规范,制作排板图供板厂参考用。
  所有程序完毕后使用 pcb layout 软体输出零件座标档(.asc PowerPcbV3.5) 供生技部门使用。
输出所有技转所需资料供文管,备料人员使用(参阅公司技转资料档案)。

22. 其他注意事项
1. PQFP 封装零件,在 PCB 上若是有电源或是地 PIN 连续相接,因 PCB 製程缘故,需将零件上 PIN 相连的 PIN 处绘製禁止区(禁止铜箔自动舖入 PIN)

2. TEST POINT:
PCB 若是整板加上测试点时,出图时,软体的 GERBER TEST POINT 预设值测试点是打勾的, 勿将测试点处勾号取消,取消此处将造成整板 ICT 测试点通通无用

3. T1 PORT EMI 规则

23.PCB 製作规范填写注意事项
1. 基板:如 2~4~6~8 层,厚度多少需注明
2. 基板材质: 目前统一为 FR-4
3. PCB 排版方式:请注明 1PNL 是几连版 or 单排版方式,如有排版图示,不管是用任何文件显示,请附加上去
4. 连版 or 单版尺寸(含 V-CUT)请正确标明
5. PCB 製程表面处理:依照目前公司要求均为”无铅喷锡”or”化金”其它製程因公司库存保存期限与产线考量不予採用
6. 详细标示製程金属含量百分比或金手指部份度多少 u 数,如:锡 96.5% 银 3.5% 铜 0.5%,金手指则标示清楚度 1~3u or 3~5u
7. 金手指部份:导角深度与斜边,均详细注明清楚,如有图示则剪贴上去则更好
8. 表面防焊的油墨颜色:目前公司统一为”绿色”,如有特殊要求请额外注明
9. 表面文字颜色:目前公司统一为”白色”,如有特殊要求请额外注明
10.Via hole 塞孔:要完全塞孔
11.PCB 厂商 Logo 及 UL Type 与 PCB 週期 and 防火等级均要求要印在文字层上面且要清析可见
12.请详细填写该料号的最小线径~~最小间距~~最小孔径,让 PCB 製作厂商能一目瞭然
13.钻孔方示:请标示清楚为何种方示:如机械钻孔 or 雷射钻孔,甚至是 CNC Routing
14.钻孔的孔径为通孔或埋孔甚至是盲孔
15. 要求 PCB 製作厂商在蚀刻时误差值不超过 20%,断线时绝不可修补,钻孔孔径不能误差到
10%
16.针对 PCB 线阻抗控制,请详细要求要单一线阻抗控制 or 差动控制,或者是两者均要製作阻抗,且严格要求误差控制在 10%以内,如能附上叠构则更优,如本身无法试算时也可请 PCB 厂先行试算,看是否符合 H.W 工程师所要的阻抗控制值
17. 对于多层板时请注明所要的每一层铜厚,如一般为上下层均为 0.5 盎司铜候,内层则为 1 盎司铜厚,如有特殊需求,当然可以更改铜厚,成本需求则会增加很多,基板所需时间亦会较久
18.Layout 工程师需把所送的 Gerber file 裡的层面与张数详细的加注在 PCB 製作归范中,以确保所送资料是正确及完整的
19.另製程中有特殊要求或特别强调的注意事项,可以在备注栏付加上或用贴图方示剪贴上去
20.对于 PCB 製作规范如有任何疑虑,请贵厂工程单位主动提出问题并予处理及解决

PS. 目前我们公司的 PCB 製作规范虽有一定的模式,有些少部份仍需修正或增加,本人会再与 PCB 厂沟通或要其它需再增加的资料,让我们的製作规范能更加的完整.

完整的pdf格式文档51黑下载地址（共23页）：

PCB_LAYOUT台湾资深硬体工程师15年Layout资料.pdf (688.16 KB, 下载次数: 314)

作者: admin 时间: 2018-12-2 02:47
好资料，51黑有你更精彩!!!

作者: sanm 时间: 2018-12-6 15:40
51黑有你更精彩!!!

作者: 389920316 时间: 2019-5-6 17:53
谢谢分享~~

作者: kanwoe 时间: 2019-8-26 09:22
好资料，感谢楼主的分享。下载学习。

作者: 鹏博士PBs 时间: 2019-8-26 10:01
我一直使用的是Altium Designer

作者: 笃三信 时间: 2019-9-9 09:02
期待也出一个，用ORCDA画原理图，用PADS画PCB的

作者: YSK8659 时间: 2019-10-31 13:52
前辈：我有个技术问题：AD19导出3D STEP时出现 failed to exprot，您知道问题出在哪里吗？

作者: dyf2007 时间: 2020-5-24 16:32
谢谢大神分享，现在正在学习pbc设计非常需要资料

作者: JasonW 时间: 2020-5-25 10:34
好东西，感谢楼主分享！满满的干货

作者: g051029 时间: 2020-5-27 08:46

貌似很不错！

作者: shower721 时间: 2020-5-27 09:30
很好，学习了

作者: 408251991 时间: 2021-10-15 21:33
感谢楼主分享，让我们新手少走弯路

作者: mfdy456 时间: 2021-10-26 17:37
多看设计经验分享，少走弯路

作者: yaosongjin 时间: 2021-10-27 11:10
很好的资料，感谢楼主分享！

作者: spark_z 时间: 2021-12-3 16:13
资料很好，棒棒的。大家要多发点这种资料，方便我们菜鸟学习。

作者: lanzhou863 时间: 2022-1-24 14:17
要多发点这种资料

作者: pcbboy 时间: 2022-4-20 11:22
好资料，收藏，自己不用总结了，直接看这个更省时间！
51黑有你更精彩!!!

作者: frank_tw 时间: 2022-7-9 16:08
写得很不错！感谢经验分享！

作者: caiyuanster 时间: 2023-6-12 11:43
最近需看Layout相關資料,感謝分享

作者: cylnb8 时间: 2023-6-14 10:54
对小白太有用了，很感谢楼主的分享

欢迎光临 (http://www.51hei.com/bbs/)