标题: 发一个任意数分频的程序 [打印本页]
作者: Mystery0724    时间: 2019-3-28 09:35
标题: 发一个任意数分频的程序
本帖最后由 Mystery0724 于 2019-3-28 09:39 编辑

  1. module divide(
  2.                                         clk,
  3.                                         rst_n,
  4.                                         clkout);

  6. input         clk,rst_n;
  7. output        clkout;   

  9. parameter        WIDTH        = 3;         
  10. parameter        N = 5;            

  12. reg         [WIDTH-1:0]        cnt_p,cnt_n;   //cnt_p为上升沿触发时的计数器，cnt_n为下降沿触发时的计数器
  13. reg        clk_p,clk_n;     //clk_p为上升沿触发时分频时钟，clk_n为下降沿触发时分频时钟

  15. //上升沿触发时计数器的控制
  16. always @ (posedge clk or negedge rst_n )         
  17. begin
  18.         if(!rst_n)
  19.                 cnt_p<=0;
  20.         else if (cnt_p==(N-1))
  21.                 cnt_p<=0;
  22.         else cnt_p<=cnt_p+1;            
  23. end
  24.                
  25. always @ (posedge clk or negedge rst_n)
  26. begin
  27.         if(!rst_n)
  28.                 clk_p<=0;
  29.         else if (cnt_p<(N>>1))          //N>>1表示右移一位，相当于除以2去掉余数
  30.                 clk_p<=0;
  31.         else
  32.                 clk_p<=1;               //得到的分频时钟正周期比负周期多一个clk时钟
  33. end

  35.           //下降沿触发时计数器的控制               
  36. always @ (negedge clk or negedge rst_n)
  37.         begin
  38.                 if(!rst_n)
  39.                         cnt_n<=0;
  40.                 else if (cnt_n==(N-1))
  41.                         cnt_n<=0;
  42.                 else cnt_n<=cnt_n+1;
  43.         end

  45.           //下降沿触发的分频时钟输出，和clk_p相差半个时钟
  46. always @ (negedge clk)
  47.         begin
  48.                 if(!rst_n)
  49.                         clk_n<=0;
  50.                 else if (cnt_n<(N>>1))  
  51.                         clk_n<=0;
  52.                 else
  53.                         clk_n<=1;                //得到的分频时钟正周期比负周期多一个clk时钟
  54.         end

  56.           assign clkout = (N==1)?clk:(N[0])?(clk_p&clk_n):clk_p;      //条件判断表达式
  57.                                                                                                                                                                           //当N=1时，直接输出clk
  58.                                                                                                                                                                           //当N为偶数也就是N的最低位为0，N（0）=0，输出clk_p
  59.                                                                                                                                                                           //当N为奇数也就是N最低位为1，N（0）=1，输出clk_p&clk_n。正周期多所以是相与
  60. endmodule
复制代码


作者: shuijingfeng    时间: 2019-7-25 15:06
记号一下



欢迎光临 (http://www.51hei.com/bbs/) Powered by Discuz! X3.1