verilog编程，晶振40m，当检测输入信号的上升沿求帮助 -

标题: verilog编程，晶振40m，当检测输入信号的上升沿求帮助 [打印本页]

作者: 一个菜鸟ww 时间: 2019-4-23 10:49
标题: verilog编程，晶振40m，当检测输入信号的上升沿求帮助
verilog编程，晶振40m，当检测输入信号的上升沿，输出一个50us的延时，在延时期间检测到输入信号的上升沿不增加延时时间

作者: 一个菜鸟ww 时间: 2019-4-23 10:50
求大神指点哈

欢迎光临 (http://www.51hei.com/bbs/)