VHDL做VGA的显示时序，为什么前沿是在后面，后沿是在前面？ -

标题: VHDL做VGA的显示时序，为什么前沿是在后面，后沿是在前面？ [打印本页]

作者: sfh19971218 时间: 2019-6-19 14:55
标题: VHDL做VGA的显示时序，为什么前沿是在后面，后沿是在前面？
求助VHDL的VGA显示驱动问题

作者: yzwzfyz 时间: 2019-6-20 08:24
你出一例看看。

欢迎光临 (http://www.51hei.com/bbs/)