verilog的初始化语句遇到了问题 -

标题: verilog的初始化语句遇到了问题 [打印本页]

作者: luotaim 时间: 2019-10-17 23:31
标题: verilog的初始化语句遇到了问题
本想通过初始化initial语句，给定发送指令。从波形上看，没有被初始化；但当我把子模块中所对应的地方修改后，又得到了初始化。
自己无法解释，不知道问题处在什么地方。如果有明白的前辈，还请不吝赐教！

51hei图片20191017232447.png (17.35 KB, 下载次数: 52)

51hei图片20191017232657.png (7.33 KB, 下载次数: 42)

修改前

51hei图片20191017232547.png (9.62 KB, 下载次数: 43)

修改后

51hei图片20191017233025.png (19.02 KB, 下载次数: 43)

修改前的结果

51hei图片20191017232829.png (21.32 KB, 下载次数: 47)

修改后的结果

作者: luotaim 时间: 2019-10-17 23:33
如果有不清楚的地方，还请大家指出。文字描述的可能不清楚，看图也许会明了些~

作者: tyrl800 时间: 2019-10-18 13:23
初始化语句只对仿真有效，下载到芯片中无效

作者: luotaim 时间: 2019-10-18 18:19

tyrl800 发表于 2019-10-18 13:23
初始化语句只对仿真有效，下载到芯片中无效

这我还真的不知道

欢迎光临 (http://www.51hei.com/bbs/)