Multisim仿真实现60进制加法计数器电路图 -

标题: Multisim仿真实现60进制加法计数器电路图 [打印本页]

作者: cliches 时间: 2019-12-6 10:00
标题: Multisim仿真实现60进制加法计数器电路图
实验原理

1：74LS161

由74LS161的真值表可知，74LS161具有异步清零，同步预置数，保持，计数的功能。

异步清零：当~CR=0时，计数器输出直接置零；

同步预置数：当~CR=1,~LD=0时，在CP脉冲的上升沿的作用下，输入端的数据置入计数器的输出端；

保持：~CR=~LD=1时，且CTtCTp=0时，不论有无CP脉冲作用，计数器保持原有状态不变。

计数:当~CR=~LD=CTt=CTp=1时，在CP端输入计数脉冲，74161进行计数。

2：设计60进制计数器

取两片74LS161作为60进制计数器的高位与低位。

利用反馈清零法，通过添加与非门元器件分别将两片74LS161构成六进制计数器和十进制计数器。即通过将特定的输出通过与非门连接到CR端，使其为0时，由于异步清零，74LS161的输入端立即返回为0000状态，重新开始计数。

*十进制计数器的设计：

计数器从0000状态开始计数，直到1010状态，此时计数器立刻返回到0000状态。由此，可用过与非门实现，将Q3与Q1作为与非门的输入，与74LS161的清零端~CR作为输出，从而得到十进制计数器。

同理，可得到六进制计数器。

*实现个位的进位：

在个位计数器从0000到1001时，使六进制计数器进入保持状态。由此，可将Q0,Q3作为与门的输入，输出与六进制计数器ET端相连，此时ET端收到0信号，处于保持状态。当下个CP脉冲信号到来时，六位计数器与十位计数器都处于计数状态，之后十位计数器的ET端又为0信号处于保持状态，从而实现个位的进位。

仿真原理图如下（Multisim仿真工程文件可到本帖附件中下载）

全部资料51hei下载地址：

60进制计数器.rar (122.78 KB, 下载次数: 60)

作者: hzy18965330574 时间: 2020-6-13 09:45
来学习一下

欢迎光临 (http://www.51hei.com/bbs/)