标题: 基于LPM_COUNTER,设计288进制的加法计数器 [打印本页]

---

作者: xifeng777    时间: 2019-12-12 20:52
标题: 基于LPM_COUNTER,设计288进制的加法计数器
基于LPM_COUNTER,设计288进制的加法计数器，要求有异步清零端和同步置数端。使用Quartus2创建工程，编辑电路图，编译，编辑波形文件并仿真，记录波形并说明仿真结果，最后在FPGA上进行硬件测试。
Clk给一个时钟值，ENC置一，Q为输出，可以从0000一直加到288实现288进制

IMG_3138(20191212-203824).jpg (506.66 KB, 下载次数: 74)

下载附件

2019-12-12 20:52 上传

IMG_3143(20191212-203829).jpg (159.02 KB, 下载次数: 46)

下载附件

2019-12-12 20:52 上传

IMG_3144(20191212-203835).jpg (176.04 KB, 下载次数: 50)

下载附件

2019-12-12 20:52 上传

---

作者: A_z    时间: 2020-12-23 18:13
请问设计过程呢

---

欢迎光临 (http://www.51hei.com/bbs/)

Powered by Discuz! X3.1