标题: stm32F401，HSI作为时钟源PLL为时钟，PD2产生10K方波 [打印本页]
作者: EmestYJ    时间: 2020-4-7 10:10
标题: stm32F401，HSI作为时钟源PLL为时钟，PD2产生10K方波
  1. #include "stm32f4xx.h"
  2. #include "stm32f4xx_hal_gpio.h"
  3. #include "stm32f4xx_hal_rcc.h"

  5. // define busses presscalers High-speed APB (APB2) and low-speed APB (APB1)
  6. #define AHB_PRE         1                                        // 1, 2, 4, 8, 16, 64, 128, 256, 512
  7. #define APB1_PRE        2                                        // 1, 2, 4, 8, 16
  8. #define APB2_PRE        1                                        // 1, 2, 4, 8, 16
  9. #define SysTicksClk        10000                                // SysTick Freq = 10kHz

  11. // calculate peripheral frequencies
  12. #define SYSCLK                        46000000
  13. #define AHB                                SYSCLK/AHB_PRE
  14. #define APB1                        AHB/APB1_PRE
  15. #define APB1_TIM                APB1*2
  16. #define APB2                        AHB/APB2_PRE
  17. #define APB2_TIM                APB2*1
  18. #define SysTicks                AHB/SysTicksClk//4.6k 10k 0.1ms

  20. static void SetSysClock(void);

  22. int main()
  23. {
  24.         SetSysClock();
  25.         SysTick_Config(SysTicks);
  26.         // <=> RCC->AHB1ENR = RCC_AHB1ENR | 1 << 0 | 1 << 1
  27.         RCC->AHB1ENR |= RCC_AHB1ENR_GPIOAEN |        
  28.                                         RCC_AHB1ENR_GPIOBEN |
  29.                                         RCC_AHB1ENR_GPIODEN; // GPIOD for CLK OUT

  31.         // LED1 connected to PA0, LED2 connected to PA6
  32.         GPIOA->MODER |= 1 << (0*2) | 1 << (6*2); // here 2 bits to code mode of 1 pin
  33.         GPIOD->MODER |= 1 << (2*2);
  34.         
  35.         while(1)
  36.         {
  37.                 if(!(GPIOB->IDR & GPIO_IDR_ID0))
  38.                 {
  39.                         GPIOA->ODR |= 1 << 0; // LED1 ON
  40.                         GPIOA->ODR &= ~(1 << 6);
  41.                 }
  42.                 else
  43.                 {
  44.                         GPIOA->ODR &= ~(1 << 0); // LED2 ON
  45.                         GPIOA->ODR |= 1 << 6;
  46.                 }
  47.         }
  48. }

  50. // SysTick Interrupt Handler
  51. void SysTick_Handler(void) // SysTicksClk = 10kHz, 0.0001s time=1/freq
  52. {
  53.         // pin state pediod = 0.0001s
  54.         // Frequencies output = 2*period = 0.0002s time=1/freq 5kHz 0.2ms
  55.         if(GPIOD->ODR & GPIO_ODR_OD2)                 
  56.         {                                                                        
  57.                 GPIOD->BSRR |= GPIO_BSRR_BR2;
  58.         }
  59.         else
  60.         {
  61.                 GPIOD->BSRR |= GPIO_BSRR_BS2;
  62.         }
  63. }

  65. static void SetSysClock(void)
  66. {
  67. /****************************************************************************/
  68. /*            PLL (clocked by HSI) used as System clock source              */
  69. /****************************************************************************/
  70.         //__IO uint32_t StartUpCounter = 0, HSIStatus = 0;

  72.         if ((RCC->CR & RCC_CR_HSIRDY) != RESET)
  73.         {
  74.                 /* Configure Flash prefetch, Instruction cache, Data cache and wait state */
  75.                 FLASH->ACR |= FLASH_ACR_PRFTEN;
  76.                 FLASH->ACR |= FLASH_ACR_LATENCY_2WS;
  77.                 /* HCLK = SYSCLK / 1*/
  78.                 RCC->CFGR &= ~RCC_CFGR_HPRE_Msk;  // AHBx=SYSCLK / AHB_PRE
  79.                 RCC->CFGR |= RCC_CFGR_HPRE_DIV1;
  80.                 /* PCLK2 = HCLK / 2*/
  81.                 RCC->CFGR &= ~RCC_CFGR_PPRE1_Msk; // APB2 = AHBx / APB2_PRE
  82.                 RCC->CFGR |= RCC_CFGR_PPRE1_DIV2;
  83.                 /* PCLK1 = HCLK / 4*/
  84.                 RCC->CFGR &= ~RCC_CFGR_PPRE2_Msk; // APB1 = AHBx / APB1_PRE
  85.                 RCC->CFGR |= RCC_CFGR_PPRE2_DIV1;

  87.                 /* Configure the main PLL */
  88.                 // RCC->PLLCFGR |= RCC_PLLCFGR_PLLSRC;
  89.                 // RCC_PLLCFGR_PLLM=16, RCC_PLLCFGR_PLLN=46, RCC_PLLCFGR_PLLP=2,
  90.                 RCC->PLLCFGR &= ~RCC_PLLCFGR_PLLM_Msk;
  91.                 RCC->PLLCFGR |= 16 << RCC_PLLCFGR_PLLM_Pos;

  93.                 RCC->PLLCFGR &= ~RCC_PLLCFGR_PLLN_Msk;
  94.                 RCC->PLLCFGR |= 92 << RCC_PLLCFGR_PLLN_Pos;

  96.                 RCC->PLLCFGR &= ~RCC_PLLCFGR_PLLP_Msk;

  98.                 /* Enable the main PLL */
  99.                 RCC->CR |= RCC_CR_PLLON;  

  101.                 /* Wait till the main PLL is ready */
  102.                 while ((RCC->CR & RCC_CR_PLLRDY) == 0)
  103.                 {}

  105.                 /* Select the main PLL as system clock source */
  106.                 RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
  107.                 RCC->CFGR |= RCC_CFGR_SW_PLL;

  109.                 /* Wait till the main PLL is used as system clock source */
  110.                 while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS ) != RCC_CFGR_SWS_PLL)
  111.                 {}
  112.         }
  113. }


复制代码


7.jpg (102.22 KB, 下载次数: 63)

7.jpg

8.jpg (134.34 KB, 下载次数: 89)

8.jpg




欢迎光临 (http://www.51hei.com/bbs/) Powered by Discuz! X3.1