用VHDL设计4位全加器源程序 -

标题: 用VHDL设计4位全加器源程序 [打印本页]

作者: 李好123 时间: 2020-11-16 20:21
标题: 用VHDL设计4位全加器源程序

先由一个半加器构成一个全加器，再由4个1位全加器组成4位加法器，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相临的高位加法器的最低进位输入信号cin相接。而1位全加器可以按照图2-1和2-2的方法来完成。

51hei.png (8.97 KB, 下载次数: 136)

2.79 MB, 下载次数: 10, 下载积分: 黑币 -5

欢迎光临 (http://www.51hei.com/bbs/)