标题: Multisim仿真数字电子钟 分立元器件74LS160 161 74LS290 74LS390 74LS00 NE555 [打印本页]
作者: 14541564    时间: 2022-4-19 22:05
标题: Multisim仿真数字电子钟 分立元器件74LS160 161 74LS290 74LS390 74LS00 NE555
1、设计利用数字集成电路（如74LS160、161、290、390、00，NE555等）和分立元器件设计一数字电子钟。2、设计要求（1）基本要求①时间显示：××时××分××秒（24小时制）；②计时精度：≤±60s/D（设计保证，可不测试）；③整点声音提示：59m55s、56s、57s、58s、59s、60s（提示间隔0.3~0.5s）④时分调整；（2）发挥部分①计时精度：≤±10s/D（设计保证，可不测试）；②时间连续增减快速调整。  

Multisim仿真原理图如下（仿真工程文件可到本帖附件中下载）








收集的上图的几个Multisim14仿真工程文件下载: Multisim仿真如有错误请指教.7z (1.73 MB, 下载次数: 37)

  下面是文档,当然为了防止有人照搬,删除了图片以及其他的一些内容,内容仅供参考,切勿照搬:


数字钟是用数字集成电路构成，用数码管显示的一种现代化计数器。它一般由振荡器、分频器、计数器、译码器、显示器、矫时电路等部分组成，这些都是数字电路中应用最广的基本电路。振荡器和分频器构成组成标准秒信号发生器，不同进制的计数器、译码器和显示器组成计时系统，通过校时校时校分电路实现对时、分的校准。数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

1.设计内容及要求
1.1设计内容及要求
①可以显示时、分、秒。
②具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。
③计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时。
④闹钟功能：可按设定的时间报时。
2.系统原理及系统框图2.1数字钟的构成
⑴信号发生器
由函数信号发生器给数字钟提供一个频率2Hz?的信号，再进行分频处理可保证数字钟的走时准确及稳定。
⑵时间计数器电路
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器。而根据设计要求，时个位和时十位计数器为24进制计数器。
⑶译码驱动电路
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
⑷数码管
数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管。本设计提供的为LED数码管。
2.2工作原理
⑴函数信号发生器
产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的频率为1HZ,但为校时高赫兹信号，特改为2HZ。方便校时并使用分频器进行分频修改部分电路实现与标准走时相同。
⑵时间计数单元
六片74LS390芯片构成计数电路,按时间进制从右到左构成从低位向高位的进位电路,并通过译码显示。在六位LED 七段显示上显示对应的数值。
⑶校时电源电路
当重新接通电源或走时出现误差时都需要对时间进行校正。通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可。
根据要求,数字钟应具有分校正和时校正功能。因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。

表3-1 电路配件
  
名称
  
数量
名称
数量
数码管
6个
蜂鸣器
1个
CD4511BD
6个
拨码开关
4个
74LS86
4个
电阻
若干
74LS32
4个
电容
若干
74LS02
1个
普通开关
2个
74LS390
6个
74LS51
1个
74LS08
3个
74LS74
1个
74LS00
5个
74LS11
1个
74LS21
1个



555时基电路引脚图
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。利用555产生2100Hz的时钟信号，再利用四个74LS160串联分频，产生1Hz的时钟信号供给系统使用


74LS74是一个D触发器，触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。分频用同一个时钟信号通过一定的电路结构转变成不同频率的时钟信号。而二分频就是通过有分频作用的电路结构，在时钟每触发2个周期时，电路输出1个周期信号。
（2）74LS390
74ls390是LSTTL型双四位十进制计数器。A和B触发器都有独立的时钟，可以构成两个2分频和两个5分频计数器每个计数器都有直接清除有效提高系统密度缓冲输出减小集电极转换的可能性。这种双单片电路有八个主从触发器和附加门，以构成两个独立的4位计数器，可以实现等于2分频、5分频乃至100分频的任何累加倍数的周期长度。当连成二—五进制计数器时，可以用独立的2分频电路在最后输出级形成对称波形（矩形波）。每个计数器又有一个清除输入和一个时钟输入。由于每个计数级都有并行输出，所以系统定时信号可以获得输入计数频率的任何因子。
（3）CD4511
   CD4511 是一片 CMOS BCD—锁存/7 段译码/驱动器，用于驱动共阴极LED （数码管）显示器的 BCD 码-七段码译码器。具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动共阴LED数码管。其中a b c d 为BCD 码输入，a为最低位。LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时， B1端应加高电平。另外 CD4511有拒绝伪码的特点，当输入数据越过十进制数9(1001)时，显示字形也自行消隐。LE是锁存控制端，高电平时锁存，低电平时传输数据。a～g是 7 段输出，可驱动共阴LED数码管。所谓共阴 LED 数码管是指 7 段 LED 的阴极是连在一起的，在应用中应接地。
（4）拨码开关
拨码开关（也叫DIP开关，拨动开关，超频开关，地址开关，拨拉开关，数码开关，指拨开关）是一款用来操作控制的地址开关，采用的是0/1的二进制编码原理。每一个键对应的背面上下各有两个引脚，拨至ON一侧，这下面两个引脚接通；反之则断开。这四个键是独立的，相互没有关联。此类元件多用于二进制编码。
（5）数码管
数码管，也称作辉光管，是一种可以显示数字和其他信息的电子设备。玻璃管中包括一个金属丝网制成的阳极和多个阴极。大部分数码管阴极的形状为数字。管中充以低压气体，通常大部分为氖加上一些汞和/或氩。给某一个阴极充电，数码管就会发出颜色光，视乎管内的气体而定，一般都是橙色或绿色。led数码管（LED Segment Displays）是由多个发光二极管封装在一起组成“8”字型的器件，引线已在内部连接完成，只需引出它们的各个笔划，公共电极。led数码管常用段数一般为7段有的另加一个小数点，还有一种是类似于3位“+1”型。位数有半位，1，2，3，4，5，6，8，10位等等，led数码管根据LED的接法不同分为共阴和共阳两类。静态驱动也称直流驱动。

（6）74ls160芯片
74LS160功能简介： CLK是脉冲输入端；RCO是进位信号输出端；ENP和ENT是计数器工作状态端；CLR是异步清零端；LOAD是置数端；VCC接正电源，GND接地；A～D是数据输入端，QA～QD是计数器状态输出端。电源电压5V，输入电压5V。其状态表下所示：

3.2工作原理
函数信号发生器发出2HZ信号经过74LS74构成的分频器电路提供1HZ信号，该信号经过门电路与74LS390构成的计数器电路产生8421BCD码再经过译码器交由数码管显示。校时电路则采用2HZ信号通过74LS00与74LS51与非门将信号传入74LS390控制端实现快速校时。闹钟电路则通过拨码开关与门电路将定时时间传入计数器中并通过产生一分钟高电平驱动二极管发光。将计数器产生5、9、5信号与门电路结合驱动控制三极管开关从而实现蜂鸣器报时。
1.设计时钟脉冲发生器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。一般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。根据理论知识运用，运用CB555定时器与电阻电容组合设计
多谐振荡器的振荡器的周期为1秒，即周期T=1

（1）秒计数器的设计秒脉冲信号经过6级计数器，分别得到“秒”个位、十位，“分”个位、十位以及“时”个位、十位的计时。“秒”、“分”计数器为60进制，小时为24进制。60进制计数器数字钟的“分”和“秒”计数器均为模60的计数器，它们的个位都是十进制计数器，而十位则是六进制计数器，要想实现计数功能，可以选用74LS90芯片级联组成模数为60的计数器，也可以用4518双重BCD加法计数器芯片，采用反馈归零法实现秒60进制，还可以用74LS160十进制芯片来实现。若选用74LS90级联的话，只要一级出现问题，则整个计数功能模块都会受到影响，从而使计数出现问题。所以，综合考虑，选用74LS160十进制芯片，它不仅造价便宜，使用普遍，而且使用方便。
（2）分计数器的设计同样通过整体置数法运用两片74LS160、与非门和两片显示译码器连接成60进制的计数器作为分的计数电路。两个芯片的复位端CLR和分个位芯片的工作状态控制端ENP、ENT接高电平，分十位芯片的工作状态控制端ENP、ENT接分个位芯片的进位输出端。分个位计数单元为10进制计数器，无需进制转换，当QDQCQBQA变成1001时，通过与非门把它接回到置数端，计数器的输入置为0000，使计数器又从0000开始，如此重复。
分十位计数单元为6进制，当QDQCQBQA变成0101时，通过与非门把它接回置数端，计数器的输入置为0000，计数器又从0000开始，如此重复，十位和个位合起来就是60进制。同时两个分计数芯片的脉冲输入端接秒计数器的进位输出端，当各个芯片开始工作时，秒计数器的进位输出端给分计数器的两片分计数芯片的输入高电平脉冲，使分计数器开始计数，当分计数器的输出为59状态时使两个芯片的置数端工作，进行置数，同时分十位上的进位信号传输给“时”个位的计数单元。
3）时计数器的设计时计数单元为24进制计数器，其输出为8421BCD码。同样采用十进制计数器74160N来实现时间计数单元的计数功能。数字钟的“时”计数器为模24的计数器，它的个位是四进制计数器，而十位则是二进制计数器，其计数规律为：即当数字时钟运行到“23时59分59秒”时计数器再加一个秒脉冲时数字钟自动运行到“00时00分00秒”，实现日常生活的24小时计数制。计数功能的原理，由振荡器给秒个位每秒送一个脉冲，当个位由0循环到9时，个位向十位送一个脉冲，这样依次的，就可以完成计数的功能。
振荡器
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。一般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。如图3-4-1所示。设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1KHz输出。
分频器
由于振荡的频率很高，要得到秒脉冲，需要分屏电路。本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。故采用3片中规模集成电路计数器74LS60来实现，得到需要的秒脉冲信号。
4.单元电路设计4.1时钟电路
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。利用函数信号发生器产生2Hz的时钟信号，再利用74LS47构成分频电路分频，产生1Hz的时钟信号供给系统使用，如图4-1。
图4-1 脉冲信号电路
4.2报时电路
报时电路设计如图4-2，原理说明：利用蜂鸣器、与非门及开关实现，当“分”计数电路为59时，四与门会产生一个高平进位信号，当秒计数电路十位为5时经过二与门输出高电平，两路信号再经过与门为高电平，再经过非门变为高电平，秒个位输出为0到9时信号上路高电平经过三与门成为高电平，从而使蜂鸣器发出响声。
图4-2报时电路
整点报时电路设计见下图，原理说明：利用蜂鸣器、与非门及开关实现，当“分”计数电路为 59 时，四与非门会产生一个低平进位信号，当“秒”计数电路为 60 时经过二与非门变成低电平，两路信号再经过或门为低电平，再经过非门变为高电平，“秒”个位输出为0时信号到达74LS11D和上路高电平经过三与门成为高电平，从而使蜂鸣器发出响声。
4.3按键调时电路
电路下方的点动开关为校时按键“时”、“分”校时按键为加计数，按下按键不动会有时钟脉冲到达74LS160的时钟计数端，数码管显示数值增加，起到校时功能
“秒”开关为“秒”的清零复位开关，按下按键会有时钟脉冲到达74LS160的时钟复位端，数码管显示数值清零。
4.4计数器电路与闹钟
时间计数电路由六个计数器组成，他们分别是：“秒”个位、“秒”十位计数器、“分”个位、“分”十位计数器及“时”个位、“时”十位计数器电路。其中“秒”个位、“分”个位和“时”个位计数器采用的是10进制计数器、“秒”十位和“分”十位计数器为6进制计数器，“时”十位计数器可以采用3进制计数器。这样六个计数器就安排好了。在时个位计数器计数时，当时十位计数器为2时，个位计数器为4进制计数器。（即时钟为23后，下一个状态为00）“秒”计数电路和“分”计数电路设计见下图，原理说明：利用74LS390和与非门分别构成0-5循环计数器和0-9循环计数器，如图4-3-1。

图4-3-1 计数器电路
时间计数电路由六个计数器组成，他们分别是：“秒”个位、“秒”十位计数器、“分”个位、“分”十位计数器及“时”个位、“时”十位计数器电路。其中“秒”个位、“分”个位和“时”个位计数器采用的是10进制计数器、“秒”十位和“分”十位计数器为6进制计数器，“时”十位计数器可以采用3进制计数器。这样六个计数器就安排好了。在时个位计数器计数时，当时十位计数器为2 时，个位计数器为4进制计数器。（即时钟为23后，下一个状态为00）“秒”计数电路和“分”计数电路设计，原理说明：利用十六进制的74LS160和与非门分别构成0-5循环计数器和0-9循环计数器。

闹钟的实现由4位拨码开关采用8421BCD码确定定时时间，四个拨码开关分别对应时钟小时的十位、个位，分钟的十位、个位。拨码开关与门电路结合在定时点提供一分钟的高电平提示定时，如图4-3-2。
图4-3-2 闹钟电路

4.5校时电路
电路下方的点动开关为校时按键“时”、“分”校时按键为加计数，按下按键不动，会有2HZ时钟脉冲经过74LS51到达74LS390的时钟计数端，数码管显示数值增加，起到校时功能如图4-4。
电路下方的点动开关为校时按键“时”、“分”校时按键为加计数，按下按键不动会有时钟脉冲到达74LS160的时钟计数端，数码管显示数值增加，起到校时功能
“秒”开关为“秒”的清零复位开关，按下按键会有时钟脉冲到达74LS160的时钟复位端，数码管显示数值清零。
图4-4校时电路
校时功能的实现
　　当重新接通电源或走时出现误差时都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可.
　　根据要求,数字钟应具有分校正功能,因此,应截断分个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中.
　　在实验实现过程中使用的是通过开关（普通开关）来实现高低电平的切换，手动赋予需要的高低电平来实现脉冲的供给，将脉冲提供到所需要的输入（CLK）端口，实现校时，仿真过程中能够正常校时并且在校时的时候达到了预定的效果；而在我们进入实际电路连接的时候，利用开关（手控导线点触实现）来实现校时再不像仿真那样的精确了，原因分析是由于使用的是普通的开关同时利用的是手动的对CLK端口赋予脉冲信号，在实现手动生成脉冲信号的过程中产生了扰动，即相当于产生了多个的脉冲信号对需要的数码管进行校时，如此，并没有达到仿真的精确效果，但是在实验中通过改进电路的校时方式，不是用手触开关产生脉冲信号（如若需用手触则需要使用一个锁存器实现去抖动，才能够在脉冲生成时候不产生干扰的脉冲，实现正常的校时），而是使用信号发生器实现信号的提供，对需要校时的数码管在相对应的CLK端口提供脉冲信号实现校时，利用此方式实现校时则比手触开关方式效果要好。
5.仿真结果及分析         
5.1预计实现仿真结果

5.3分析
校时电路能够准确实现校正，分频电路能够实现，计数电路能够实现准确计数，闹钟功能由于成本问题未能实现，各项功能均能实现。在设计初期，我们以完善设计为主，建立和收集了许多设计方案与实验知识，并通过仿真与软件进行了大刀阔斧的设计制作，并在理论上完美实现了该有的设计思路的同时掌握了数字电子钟的技术要求，但实际上在面临实际应用时由于多方原因，在时间安排，技术提升上出现了诸多问题，使得我们在实物交付阶段走入了死胡同，并面临了思路流产，因此不得不面对现实，将设计理念与现实交接，拿出新的设计思路，因此不得不忍痛放弃经营许久的旧方案，最终仅仅实现了时钟的基本功能，这样的局面与我们犯下的错误有很大关系，与我们的经验不足也有很大关系。但不得不说这是一次很不错的设计经历，为以后的我们留出了很大提升空间，我相信我们将来会做的更好。实验最终实现了校时，在芯片选用以及电路制作上没有问题，计时精度、计数电路可以保证准确，整点报时仅仅实现了部分，原计划的闹钟功能未能实现，但是有实现的工艺技术，整体实验就学习来说是成功的，但如果用标准来看尚有进步空间。
5.4 最终成品仿真图
图6-2 最终成品仿真总图
6.硬件调试
在本设计中，为了设计的顺利进行，在焊接的时候进行了部分调试，由于电路过于复杂，我们根据电路的工作原理进行分步调试，保证电路各项功能顺利实现。电路调试总图如图6-1。我们的多功能数字电子钟在设计完成并仿真成功后，开始着手焊接实际电路。实际电路焊接时，我们按功能模块来依次焊接各个部分。最先焊接好的是显示模块。（包括七片七段显示译码器和七片与之对应的74LS48芯片。）显示模块焊接好后，我们先通过分别给每一片74LS48的四个输入端不同的电平来独立地测试显示模块的功能。（74LS系列芯片的管脚悬空为高电平，所以只需要把电平为零的输入端接地即可。）但给定输入端电平后，显示译码器并没有显示任何字形。仔细观察后发现，原来显示译码器上是显示出了数字，但由于显示的亮度太小，导致在正常日光下不易被观察到。对比其他人的口袋实验板的显示模块，我们发现，原来我们所使用的七段显示译码器的型号和他们的有所不同，我们这种型号的显示译码器所需要的驱动电流较大，所以在电流达不到要求时只会显示微弱的光。在更换为驱动电流较小的显示译码器后，显示模块可以正常地工作。校准模块包括星期校准、时校准和分校准三个部分。在焊接完成进行测试时发现，只有分校准部分具有正常的校准功能，（即按下校准点动开关会持续校准，松开校准停止。单次按下开关为无效校准，）星期校准和时校准在按下点动开关时，都无法进行连续校准，只可以进行无效的单次按下开关操作。分析电路图后发现，按下开关进行连续校准的功能是通过将一个基本RS锁存器的输出端与时钟信号一同送进与门后实现的。而时校准部分和星期校准部分都用到了74LS51芯片的双三输入与或非门，于是对这部分电路的各个节点的电压进行测量。通过测量发现，无论基本RS锁存器的输出端是高电平还是低电平，时钟信号和它相与的结果都是时钟信号本身，并且考虑到部分芯片（包括74LS51）是从网上购置的，质量有可能得不到保，所以这两个校准部分有问题极有可能是74LS51芯片本身的问题。将这两片芯片用实验室的74LS51替换后，时校准和星期校准模块回复正常，证明之前的推断是正确的。

图6-3 调试电路总图
电路的仿真调试
连好仿真电路图后，打开仿真开关，进行仿真。由于软件仿真很慢，要等很久数码管才会跳“1”。故用信号发生器，设置较高的频率并使其产生方波，如下图所示。从而能够更快的验证仿真结果，1．将电路VCC总线接5V电源，GND总线接地，观察数码管是否全亮。2. 时校、分校、秒校开关都往上拨，这时，电路产生的连续 1HZ脉冲将接入秒个位时钟端，观察各个数码管显示是否连续正确跳变，即秒个位跳变速度是否为1HZ，各个数码管的进位是否常。在测跳变速度是否为1HZ时，可以将电路产生的连续1HZ脉冲与标准1HZ脉冲共同接到两个发光二极管上，观察两发光二极管是否同步变化。3. 拨动开关，分别对秒、分、时进行校时，拨动校时开关，观察校时是否正常。4. 用校时开关将时间调至23：59：00，接入1HZ脉冲，如果一分钟后时间变成00:00:00，则说明功能正常。

J1为仿真脉冲切换开关，J2为时钟仿真暂停开关。
7.总结
通过这次数字时钟的设计，不仅加深了我对这门课的了解，同时也深知模电与数电的重要性，而且让我对Multisim仿真软件有了初步的了解和认识。使用Multisim仿真软件，可以让我们在虚拟的环境中实行实验,不需要真实电路环境的介入，不必顾及仪器设备的短缺与时间环境的限制，能够极大提高实验效率。
这是一次综合性很强的实验，从最初的模型规划，到具体功能的实现，再到电路的连接，直至最后的电路调试，每一个环节都让我加深了对实际问题的思考，同时也让我动手能力有了很大的提高。
在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的设计，但通过这次设计我们了解了设计的一般步骤，和设计中应注意的问题。设计本身并不是有很重要的意义，而是其他人对待问题时的态度和处理事情的能力。至于设计的成绩无须看的太过于重要，而是设计的过程，设计的思想和设计电路中的每一个环节，电路中各个部分的功能是如何实现的。各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。在这次设计过程中，我也对word 、截图等软件有了更进一步的了解，这使我在以后的学习中更加得心应手。
首先，本次实验均能按照实验设计要求的各项功能完成，包括秒脉冲电路，时钟显示，校时电路，整点报时电路，以及闹钟电路。完成的电路可以做到显示２４进制小时，六十进制分钟和六十进制秒钟。并能够在时间显示不准确的时候进行校时。有整点报时功能，并且在晚上２３点到第二天的五点报时关闭。此外还有任意时刻的闹钟功能。
其次，在设计过程当中，在选择芯片上面，我们同组的人会产生一些分歧，比如在选择六十进制和十进制的计数器中，我们选择用74SL160，而他们想选择使用74SL290，尽管不同但经过大家的调试最后决定使用74SL160。
还有，任意时刻闹钟电路是最后做的一个环节，因为觉得电路连接有些复杂，当此部分接入主电路时，使整体显得较为凌乱，第一次给师傅看过后，给出了指导意见，回去后在师傅的指点下又改正和完善了电路图，明显的简化了电路结构，看来做什么都应该多思考，尽量化繁为简。
这次最大的收获就是学会了系统地去解决一个实际问题，学会了巧妙运用模块化的思想。在整个电路设计与实现中，最成功的地方就是有条理地将功能细化，分成一个一个小的功能来实现。每做好一个小功能实现的电路，就将其集成为一块具有此功能的芯片，这样，在之后的电路连接中就只要将这块芯片接入即可，最后就这样一级一级地将电路集成，最后生成的电子钟电路就只是一块芯片，只要加一些其他外部控制开关与显示电路就能实现此多功能电子钟的各功能。

虽然这只是一次设计，但通过这次设计我们了解了设计的一般步骤、方法和设计中应注意的些问题。我觉得这次设计是很有重要意义的，它锻炼了我对待问题时的态度和处理事情的能力，了解了各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点，同一个电路可以用那些芯片实现，各个芯片实现同个功能的区别。
8 .体会
经过此次实验设计，我受益匪浅。在了解并掌握数字时钟的原理后开始着手设计，通过翻阅工具书了解到一些设计理念，并运用仿真软件对电路进行仿真。期间发现许多问题，经过反复改正电路中的错误，不断地仿真，终于将本次设计做完了。在本次设计过程中，不仅提高了自己对问题的分析能力而且增强了自己独立思考的能力。通过和大家的交流，发现到自己的不足并及时加以改正。
学贵以致用，通过几天的数字钟设计过程，将从书本上学到的知识应用于实践，学会了初步的电子电路仿真设计,虽然过程中遇到了一些困难，但是在解决这些问题的过程无疑也是对自己自身专业素质的一种提高。当最终调试成功的时候也是对自己的一种肯定。在当前金融危机大的社会背景下，能够增加自身砝码的不仅仅是一纸文凭证书，更为重要的是是否能够适应社会大潮流的需要，契合企业的要求即又较硬的动手操作及设计能力。此次的设计作业不仅增强了自己在专业设计方面的信心，鼓舞了自己，更是一次兴趣的培养，为自己以后的学习方向的明确了重点。
另外在这次实验中我们遇到了不少的问题针对不同的问题我们采取不同的解决方法，最终一一解决设计中遇到的问题。还有在实验设计中我们曾遇到多块芯片以及数码管损坏的情况造成了数字钟的显示没有达到预期的效果，或是根本不显示，通过错误排除最终确认是元件问题，并向师傅咨询跟换元件最终的到解决。在我们曾经遇到不懂的问题时，利用网上的资源，搜索查找得到需要的信息。懂得了理论和实践相结合的必要性以及团队合作的重要性。由于长期的理论知识的学习使得自己在实践方面有所欠缺，因此在以后的学习中,我不仅要把理论知识掌握牢固,更要提高自己的动手能力、创新能力以及培养团队合作的意识。
不断地改正错误，学习细微之处的知识，使我收获颇多。


作者: heicad    时间: 2022-4-23 03:59
好资料，51黑有你更精彩!!!



欢迎光临 (http://www.51hei.com/bbs/) Powered by Discuz! X3.1