晶体振荡器：有源晶振电路的输出电阻电容怎么确定? -

标题: 晶体振荡器：有源晶振电路的输出电阻电容怎么确定? [打印本页]

作者: 老弟 时间: 2023-10-11 11:14
标题: 晶体振荡器：有源晶振电路的输出电阻电容怎么确定?
求大佬解惑
根据理论电路来设计8M有源晶振的电路。R1: 输出端串联一个小电阻，为预留匹配设计。其作用是为了减少信号反射，以免造成信号反射引起的信号过冲。
C3：电源端预留电容，可根据实际情况调整。其作用是与串联电阻组成RC滤波器，减少时钟信号过冲。
R1和C3要根据晶振的输出阻抗来确定，但是规格书里的输出写的15pF，查了很多资料，只知道R1应该选择输出阻抗的一半，但是输出阻抗规格书没有。
FB1一定要用电感吗？该怎么确定呢？

晶振基准发生器理论电路.png (57.18 KB, 下载次数: 36)

作者: 老弟 时间: 2023-10-11 14:38
我看到有人FB1用磁珠，频率较低的话应该用电感就行了吧

作者: sttt300 时间: 2023-10-11 15:10
电源串磁珠，主要是滤高频和过EMC用，不适合用电感
如果只是自己玩玩，能正常工作就可以的话，直接贴个0欧电阻就好了

作者: Hephaestus 时间: 2023-10-11 15:15
FB是Ferrite Bead，120 Ohm是100MHz测试频率下面的阻抗。
R1不需要，不要瞎接。
C3在datasheet里面是测试用的，用来模仿实际电路中的分布电容，你不要瞎接。

新手菜鸟的一个最常见的错误认识就是电路越复杂越好，事实完全相反。

作者: 老弟 时间: 2023-10-11 15:33

sttt300 发表于 2023-10-11 15:10
电源串磁珠，主要是滤高频和过EMC用，不适合用电感
如果只是自己玩玩，能正常工作就可以的话，直接贴个0欧 ...

我在看这篇文章的时候，https://blog.csdn.net/krain__/article/details/79671737
说的原理图设计要点：
(1)、晶振电源去耦非常重要，建议加磁珠，去耦电容选三个，容值递减。
(2)、时钟输出管脚加匹配，具体匹配阻值，可根据测试结果而定。
(3)、图二中加了一个电容，容值要小(加大了有什么结果，你可以试一试)，构成了一级低通滤波，电阻、电容的选择，根据具体测试结果而定。

51hei截图_20231011153222.png (171.4 KB, 下载次数: 35)

作者: cnfloatleaf 时间: 2023-10-11 17:11
R1还是需要的吧？匹配阻抗，改善信号传输质量

作者: 小飞飞呀呀 时间: 2023-10-11 20:28
“晶振是晶体振荡器的简称,在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络。电工学上这个网络有两个谐振点,以频率的高低分,其中较低的频率是串联谐振;较高的频率是并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接近,在这个极窄的频率范围内,晶振等效为一个电感,所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。

作者: Hephaestus 时间: 2023-10-11 20:38

老弟发表于 2023-10-11 15:33
我在看这篇文章的时候，https://blog.csdn.net/krain__/article/details/79671737
说的原理图设计要点： ...

越来越离谱了，R1C4时间常数0.15us，特征频率6.67Mhz，楼主晶体频率是多少你知道吗？后果是什么你知道吗？

作者: 1600277881 时间: 2023-10-11 23:59
电阻电容是根据你的连线及外接元件输入阻抗而定的

作者: 老弟 时间: 2023-10-12 09:13

Hephaestus 发表于 2023-10-11 20:38
越来越离谱了，R1C4时间常数0.15us，特征频率6.67Mhz，楼主晶体频率是多少你知道吗？后果是什么你知道吗 ...

有源晶体频率6.78M，后果是啥？请大佬明示

作者: yzwzfyz 时间: 2023-10-12 11:22
接上负载，接上示波器，改变参数看看：达成目的即可。直观，映像深，记得窂。
输入处电感，既能减小对处的EMC，也能削弱外部的尖峰干扰。不过，可以不用。理由，起作用的范围不大。

作者: 老弟 时间: 2023-10-18 09:37
4楼说的没错，我在打样测试后在没接负载的情况下，不接R1和C3，输出就是一个合适频率的方波，感谢大佬们的指点

欢迎光临 (http://www.51hei.com/bbs/)