标题: 基于cd4046锁相倍频电路的设计 我没有思路,麻烦各位指点指点 [打印本页]

作者: dxl66    时间: 2023-12-13 12:35
标题: 基于cd4046锁相倍频电路的设计 我没有思路,麻烦各位指点指点
输入信号频率为1khz正弦波,输出信号为方波且频率为输入信号的1-5倍。我没有思路,麻烦各位指点指点。
作者: Hephaestus    时间: 2023-12-13 15:15
VCO输出接分频器(分频倍数1~5)接PhaseDetector即可。
作者: 老愚童63    时间: 2023-12-13 15:26
本帖最后由 老愚童63 于 2023-12-14 15:10 编辑

3,4脚之间插入一片CD4017或者4518之类的分频电路。这个电路可以参考一下

4046倍频电路.png (45.08 KB, 下载次数: 95)

4046倍频电路.png

作者: dxl66    时间: 2023-12-13 16:28
老愚童63 发表于 2023-12-13 15:26
3,4脚之间插入一片CD4017或者4518之类的分频电路

好,谢谢
作者: dxl66    时间: 2023-12-13 16:29
Hephaestus 发表于 2023-12-13 15:15
VCO输出接分频器(分频倍数1~5)接PhaseDetector即可。

行,我去研究研究,谢谢
作者: zhuls    时间: 2023-12-14 14:38
不明白,“输入信号频率为1khz正弦波,输出信号为方波且频率为输入信号的1-5倍”
这个用分频能做到?有实际的电路吗?
不应该用倍频电路吗?
作者: Hephaestus    时间: 2023-12-14 14:55
zhuls 发表于 2023-12-14 14:38
不明白,“输入信号频率为1khz正弦波,输出信号为方波且频率为输入信号的1-5倍”
这个用分频能做到?有实 ...

PLL是嘎哈的?STM32 HSI频率8MHz那么主频72MHz又是怎么来的?
作者: zhuls    时间: 2023-12-14 15:37
Hephaestus 发表于 2023-12-14 14:55
PLL是嘎哈的?STM32 HSI频率8MHz那么主频72MHz又是怎么来的?

是的,我下了4046的手册,这是一颗神奇的IC~
作者: coody_sz    时间: 2023-12-14 17:25
经典用法即可,VCO输出接分频器分频输出与参考信号一起接鉴相器,鉴相器输出控制VCO。




欢迎光临 (http://www.51hei.com/bbs/) Powered by Discuz! X3.1