标题:
MIG IP核在Vivado中出现错误:[Place 30-575] Sub-optimal placement for a clock-...
[打印本页]
作者:
liguanghui
时间:
2025-7-20 21:26
标题:
MIG IP核在Vivado中出现错误:[Place 30-575] Sub-optimal placement for a clock-...
在Vivado配置完成引脚后,进行编译的时候,出现了如图1所示的错误,
目前解决的方法是 在输入的时钟到MMCM之间增加一级BUFG作为缓冲,代码如下:
BUFG usr_clk_bufg_inst
(
.I(sys_clk), //引脚输入时钟
.O(usr_clk_bufg) //传入MMCM的时钟
); // 插入 BUFG
参考的链接1:
错误记录:[Place 30-681] Sub-optimal placement for a global clock-capable IO pin and MMCM pair. - Little_R - 博客园 (cnblogs.com)
参考的链接2:
Xilinx KU040 FPGA的mmcm使用问题 - 数字IC设计讨论(IC前端|FPGA|ASIC) - EETOP 创芯网论坛 (原名:电子顶级开发网) -
调试时的代码.png
(36.29 KB, 下载次数: 0)
下载附件
2025-7-20 21:23 上传
图1 报错的信息
欢迎光临 (http://www.51hei.com/bbs/)
Powered by Discuz! X3.1