标题:
处理器和存储器的错位相连
[打印本页]
作者:
51黑ren
时间:
2015-12-27 05:15
标题:
处理器和存储器的错位相连
对于具体存储器而言,它的位宽是一定的,所谓位宽,指的是“读/写操作时,最小的数据单元”──别说最小单元是“位”,一般存储器上没有单独的“位操作”,修改位时通过把整个字节、字或双字读出来、修改,再回写。对于处理器来说,一个地址对应的是一个字节(8位),也就是说处理器的地址线对应的最小数据单元是字节。
这里需要注意的是,不要把“存储器的位宽”和“处理器的位数”这两个概念混淆了。存储器的位宽是读写存储器的最小数据单元,处理器位数是处理器可以一次处理的字节数,32位处理器可以一次处理4字节数据。
如果处理器最小数据单元是8位,存储器位宽是16位,那在我们写程序时会特意进行16位操作吗?显然不会,我们写代码时,可不管外设到底是多少位。这是如何实现的呢?原因在于有存储控制器(MemoryController)这个中间层。
存储控制器根据存储器的位宽,每次总是读/写16位数据。
以读操作为例:
处理器进行8位操作时,它选择其中的8位返回给处理器;
处理器进行16位操作时,它直接把这16位数据返回给处理器;
处理器进行32位操作时,它发起2次读/写,把结果组合成32位返回给处理器。
假设现在的连线是:处理器的(ADDR1-ADDR20)接到16位的存储器(A0-A19),即处理器的ADDR0不接──这说明:不管ADDR0是0还是1,存储器接收到的地址是一样的。处理器发出地址0bxxxxxxxxx0、0bxxxxxxxxx1时,存储器看到的都是0bxxxxxxxxx,返回给存储控制器的都是同一个16位数据。再由MemoryController选择其中的低8位或高8位给处理器。
存储控制器会做以下事情:
软件要读取地址0上的8位数据时,硬件是这样进行的:
① MemoryController发出0b000000000000000000000的地址信号,存储器的A0-A19线上的信号是:0b00000000000000000000
②存储器在数据总线D0~D15上提供一个16位的“最小数据单元”的数据;
③存储控制器读入16位数据;
④存储控制器把16位数据的低8位返回给处理器,就得到了一个8位数据。
软件要读取地址1上的8位数据时,硬件是这样进行的:
①存储控制器发出0b000000000000000000001的地址信号,存储器的A0-A19线上的信号是:0b00000000000000000000
②存储器在数据总线D0~D15上提供一个16位的数据,这是存储器中的第1个“最小数据单元”
③存储控制器读入这个16位数据
④存储控制器把这个16位数据的高8位(注意,前面的低8位)返回给处理器,这就是一个8位数据。
所以:
外设位宽是8时,处理器的A0~AXX与外设的A0~AXX直接相连
外设位宽是16时,处理器的A1~AXX与外设的A0~AYY直接相连,表示不管处理器的A0是0还是1,外设看到的都是同一个地址,对应16位的数据,存储控制器对数据进行选择或组合,再提供给处理器。
外设位宽是32时,处理器的A2~AXX与外设的A0~AZZ直接相连,表示不管处理器的A0A1是00,01,10还是11,外设看到的都是同一个地址,对应32位的数据,“MemoryController”对数据进行选择或组合,再提供给处理器
ARM与不同位宽存储器的地址线错位接口 , 外部总线接口深入
ARM是32位,地址空间是2的32次幂,4G地址空间。所有的外设(FLASH,RAM,SD卡等等)都映射到这4G的空间上。比如大部分ARM7都把RAM映射到0x40000000,所以对RAM的操作就在0X40000000开始的地址上。FLASH从0X0开始。使用FLASH还要考虑地址重映射,就是选择片内FLASH或片外FLASH。
FLASH一般是8位或16位,当它接到32位的ARM上时,地址位就会错位。对于16位FLASH,FLASH的A0要接ARM的A1。对于8位FLASH,FLASH的A0要接ARM的A0。ARM的A0对应8位,ARM的A1对应16位,ARM的A2对应32位
,如果FLASH是32位,那么FLASH的A0接ARM的A2
32位的FLASH,FLASH的A0要接ARM的A2,因为32位地址表示4个字节,
每次要跳4个字节的话
,那么就是从A2开始才变化,A1 A0不变化
16位的FLASH,FLASH的A0要接ARM的A1,因为16位地址表示2个字节,
每次要跳2个字节的话
,那么就是从A1开始才变化,A0不变化
8位的FLASH,FLASH的A0要接ARM的A0,因为8位地址表示1个字节,
每次要跳1个字节的话
,那么就是从A0开始才变化。
对于 16位的FLASH ,
我们可以这样认为:16位存储器的设计者将低位A[0]省掉了,我们只要读取一次就可以得到两个字节,读取的
这个地址对应于ARM发出的地址的A[21..1],即实际上是
存储器需要的偶地址
(偶地址是针对ARM发出的地址
而言的)。
LPC2200,S3C2410A,S3C2440等都是上述这样的,当然也有不同的。
IMX27和BF537这两款CPU都是不管存储器是多少位的的,都是直接A0-B0,没有任何考虑错位的情况,是因为他们的存储控制器已经内部作了处理
了,三星的如S3C2443S3C2450S3C6410等后续的也都是这样子了
再来看看外部总线配置EMC和外部总线功能引脚的关系:
OE:输出使能OUT EABLE
WE:WRITEEABLE 写入使能
CE:chipEABLE 片选
ALE:地址锁存使能(ADRESS LOCK EABLE)
BLS:字节选择信号
重点看 WE BLS 的关系
在LPC2200系列ARM中,为了适应外部存储器组的宽度和类型,EMC提供了一组字节选择信号,要实现这些功能,需要对相应存储器配置寄存器中的RBLE位进行设定。
对外部存储器组进行写访问时,RBLE位决定WE信号是否有效;
对外部存储器组进行读访问时,RBLE位决定BLSn信号是否有效。
外部存储器的接口取决于存储器组的宽度(32位、16位、8位,由BCFG的MW位决定)。而且,存储器芯片的选择也需要对BCFG寄存器的RBLE位进行适当的设置。选择8位或者不按字节区分的的存储器的时候,RBLE位应该为0,在读访问期间EMC将BLS[3:0]拉高。当存储器组为含有字节选择选择输入的16位或32位存储器组成的时候,RBLE位应该为1,在读访问期间EMC将BLS[3:0]拉低。注意这里没有对RBLE为0或1的时候,写访问期间BLS[3:0]引脚的电平作出交代。
以16位宽的存储器组连接16位的存储器芯片为例(这种情况比较常见,周立功的easyarm2200就是这样的)。很显然这里RBLE位应该为1。
BLS[1]、BLS[0]分别接到了存储器芯片的UB、LB脚。作为16位的存储器芯片,要取得16位宽度的字,无论是读访问还是写访问,UB和LB位都必须为低电平0。作为16位的ram,程序中不可避免的存在对它的写操作。程序能正常运行就说明对它的写操作是成功的。可以进一步推断在写访问期间,BLS[1]、BLS[0]是低电平的。当存储器组为含有字节选择选择输入的16位或32位存储器组成的时候,RBLE位应该为1,在读访问期间EMC将BLS[3:0]拉低。在写访问周期EMC同样是将BLS[3:0]拉低。
这种操作也符合使用8位单片机时候的习惯,WR扮演了“写”的角色。
下面是32位宽的存储器组连接8位的存储器芯片,很显然这里RBLE位应该为0。
网友wag提出这样的问题,能否用ARM的WE引脚直接连接到存储器芯片的WE引脚。有这样的问题可能是源于以前的习惯,也可能是不清楚RBLE位为0时,写访问期间BLS[3:0]引脚的状态。
LPC2210/2220 User Manual上面介绍了RBLE=0的时候的读写情况。EMC的WE信号没有被使用。在写周期,BLS[3:0]拉低,将数据送到要写入的地址。对于读周期,BLS[3:0]拉高。
网友sky421提到“我用的是
2214
,接一片8位的RAM,写的时候WE脚不会有变化,BLS0在变化”
我个人理解,如果RBLE=0,BLS引脚就取代了WR的功能,WR脚就不可以使用了。
有心的朋友可以用逻辑分析仪测一下,实际情况如何,验证一把。
总结,当RBLE=1,
WR有效
,BLS充当字节选择,其随WR,OE的变化而变化,
读、写操作时BLS都是低电平
,此时用于有字节选择的外部设备。
当RBLE=0,WR无效,此时用于
无字节选择的外部设备
,BLS可以充当WR信号,而WR 无效。
不是ARM9S3C2440的,但是有相似之处!
存储器映射
:
0-1G(0x0000,0000 -0x3fff,ffff):
片内
Flash.
1-2G(0x4000,0000 - 0x7fff,ffff):
片内
RAM.
2-3.5G(0x8000,0000 - 0xbfff,ffff - 0xdfff,ffff):
片外存储器。
3.5G - 3.75G(0xe000,0000 -0xefff,ffff): VPB
外设。
3.75G - 4G(0xf000,0000 -0xffff,ffff): AHB
外设。
虽然
ARM7
的寻址空间为
4G,
但是
LPC2200
系列只提供
A0~A23
总共
16M
的地址。片选信号
CS0 - CS3
是
A24
和
A25
的译码输出,将片外存储区
0x8000,0000 -0x83ff,ffff
划分为
bank0 -bank3,
共
16M*4=64M.
这
4
个
bank
可以被分别配置为
8/16/32
位总线宽度。复位时
,bank0
的总线宽度由
Boot1:0
引脚决定
, bank1
为
32
位,
bank2
为
16
位,
bank3
为
8
位。
字节定位信号
(BLS0 - BLS3)
协调总线宽度和外存芯片数据线宽度。
当
Memory
由
“
字节宽度器件
”
(如
62256
)或者
“
未按照字节区分的多字节器件
”
组成时,应将
RBLE
设置为
"0"
。此时,读访问时
EMC
将
BLS0~BLS3
拉高。
当
Memory
由
“
含有字节选择输入的
16
位或
32
位器件
”
组成时,应将
RBLE
设置为
"1"
。此时,读访问时
EMC
将
BLS0~BLS3
拉低。
所以,
当
Memory
由
62256
组成时,由于不需要
“
片内字节选择输入
”
,故令
RBLE ='0'
,则
BLS0~BLS3
只会与
nWR
同步,可以代替
nWR
使用。
但是,
当
Memory
由
IS61LV25616AL
组成时,由于该芯片有
"nLB"
和
"nUB"
控制低
/
高
8
位的输入,故令
RBLE ='1'
,则
BLS0~BLS3
与
nRD
和
nWR
都会同步,此时,不可以使用
BLS0~BLS3
代替
nWR
信号。
地址数据总线:
D0 - D31, A0 - A23, OE, WE, CS0 - CS3, BLS0 -BLS3
启动后由
P2.7/P2.6
控制引导方式,然后由程序设置
MEMMAP
决定中断向量的映射。
BCFG0 - BCFG3
控制读写延时和总线宽度。注意复位后的默认值。
PINSEL2
控制引脚功能。
Boot Block
LPC2114/2214
的
BootBlock
被固化在最高的
Flash
块中,运行时被映射到
0x7FFF,E000 -0x7FFFF,FFFF
的区域。而
LPC2210
没有片内
Flash,
但它有
8K
片内
ROM
存储了
BootBlock,
也被映射到
0x7FFF,E000
处。
作者:
linzi1999
时间:
2019-8-14 14:18
STM32H743这个芯片外挂的SDRAM是否需要错位链接?急急急,哪位大侠帮忙看看!
作者:
linzi1999
时间:
2019-8-14 14:19
STM32H7x外挂SDRAM是否需要错位相连?高人指点
作者:
linzi1999
时间:
2019-8-14 15:11
@徐峰 @军 请教个问题:关于743这个芯片是否需要和外挂的SDRAM地址线错位相连的问题,软件确实需要处理器32位宽访问外部SDRAM.这个取决于743内部的存储控制器是否需要硬件地址线错位相连来实现32位访问。这块再帮忙看看。
欢迎光临 (http://www.51hei.com/bbs/)
Powered by Discuz! X3.1