加法计算器设计（Verilog HDL语言程序） -

设计一个无符号十进制硬件加法器，使用Create-SOPC2000实验平台的KEY键或者拨码开关作为输入和控制信号输入通道，数码管显示输出信号。例如：首先输入加数“10011000”（数码管显示98），然后输入被加数“01110001”（数码管显示71），最后按操作键在数码管上显和169。此时8个数码管应从左到右显示：9871-169。系统中不允许调用系统提供的参数可调加法器。