图3 NE555多谐振荡电路原理图 图4 NE555多谐振荡器工作波形
彩灯控制器的设计课题是为强化我们所学的电子技术，结合书本理论知识，结合实际操作。这是一个理论结合实践的过程。这次我们采用一片74ls160作为主要元件，通过这个元器件的工作特点，控制彩灯的各种序列的变换。通过结合触发器的选择，使用555产生时钟频率并对时钟进行分频，从而改变数字的显示时间间隔的时间。
一．题目
彩灯控制器
二．设计要求
设计并制作一个彩灯控制器，要求如下：
3）每个数字显示的时间（从数码管显示出它之时起到它消失之时止）基本相等，这个时间在0.5~2秒内可调。
4）画出总电路图并列出元件清单。
三．安装调试要求
1）完成脉冲源（震荡电路）接线，并用示波器观察并测量它的周期。
2）完成控制电路接线，并检验它的功能。
3）完成计数器电路接线，并用发光管检验计数状态。
4）完成译码器、显示电路、安装、调试。
5）整机联调并记录数据，使之满足设计要求。
四．分析、整理实验结果，写出数据总结报告。
2、课题分析
2 、总体设计思路与工作原理
本系统以一片NE555构成的多谐振荡器为时钟源，JK触发器构成T'触发器用于将时钟源信号分频，得到1/2倍时钟源频率的脉冲信号，作为第二个时钟信号。计数器（74ls161）的时钟频率通过两个三态输出缓冲器选择，自然数（M0）与音乐数（M3）选择1/2倍时钟信号，奇数（M1）和偶数（M2）选择时钟源信号。
计数器（74ls161）清零置数法构成10进制计数器（不选160是因为194的状态跳变过快，161清零信号同时是194的时钟信号，采用160则无法使用异步清零置数法，从而使系统运行过程中因时序问题导致出现短暂的额外的8显示）。
本系统难点部分为循环控制部分（74ls194移位寄存器），循环控制部分中的74ls194置为模为四的环形计数器，初始状态通过上电复位（对该系统十分重要）信号置数Q3Q2Q1Q0为 0111，其状态有0111-1110-1101-1011-0111循环，Q3作为模式控制信号M0、Q0作为模式控制信号M1、Q1作为模式控制信号M2、Q2作为模式控制信号M3，分别对应自然数列模式（M0）、奇数模式（M1）、偶数模式（M2）、音乐数模式（M3）。
再根据不同模式对计数器（74ls161）输出的数据进行不同的处理，再接到译码器（74ls48）进行译码显示。
仿真发现自然数到奇数的1时间偏短，偶数到音乐数会出现一个短暂的0（采用异步清零的原因）。为了进一步简化电路并改善时间偏短的现象，在偶数到音乐数的过渡中，利用74ls48译码器的动态灭零功能消除这个时间偏短的0。
三．各主要电路及部件工作原理1， 2Hz脉冲及分频电路（NE555、JK触 发器构成T'触发器）
图3 NE555多谐振荡电路原理图 图4 NE555多谐振荡器工作波形
（蓝）波形图
多谐振荡器是一种自激振荡电路，不需要外加输入信号，就可以自动地产生出矩形脉冲。多谐振荡器没有稳态，所以又称为无稳电路。在多谐振荡器中，由一个暂稳态过渡到另一个暂稳态，其“触发”信号是由电路内部电容充（放）电提供的，因此无需外加触发脉冲。多谐振荡器的振荡周期与电路的阻容元件有关。多谐振荡器的周期公式:
t=（R1+2R2）Cln2
多谐振荡器的占空比公式:
即上图3多谐振荡器的周期约t约为0.5s,占空比q约为66.67%。
分频电路是由一个JK触发器构成，当J端和K端接成高电平时就是一个T'型触发器。T’触发器在一个脉冲的下降沿Q端的状态会变化一次，由这个原理便可以做成0.5倍频分频器。
参数计算：
因为需要一个每个数字切换为1S左右，因此根据上述公式，C2=10uf可以计算得出R=R1+2R2=72K。取R1=R2=24K。
2. 循环控制部分（74ls194移位寄存器）与上电复位电路
将74ls194接成模为4的环形计数器，通过上电复位信号控制给74ls194脉冲并同时置数 Q3Q2Q1Q0 为0111。其状态有0111-1110-1101-1011-0111循环，Q3作为模式控制信号M0、Q0作为模式控制信号M1、Q1作为模式控制信号M2、Q2作为模式控制信号M3，分别对应自然数列模式（M0）、奇数模式（M1）、偶数模式（M2）、音乐数模式（M3）。
如图 7，当开机时，复位信号（RD）(RD1为RD非)有短暂低电平。如图 9会使74ls194选通时钟源（CLK1），并将S1置位1，是194进入同步置数状态，将0111置入。之后选通计数电路进位信号（RCO）作为时钟，S0置0进入移位模式。每来一个脉冲便向下一个状态跳变。如图8 ，状态循环为0111-1110-1101-1011-0111。表现为依次将对应的模式信号置为0。
图9 74ls194构成的模4环形计数器
预置数据为0111，复位信号（RD）和复位非信号（RD1）用于控制194的时钟选择及工作模式。上电瞬间或手动复位瞬间，RD为0，选通时钟源信号（CLK1）作为194时钟，S0为1，S1接复位非信号（RD1）为1,194进入同步置数模式，在CLk1激励下置数，输出端Q3Q2Q1Q0 为 0111，自然数列模式信号（M0）为低（低有效）。复位信号消失后，194进入右移模式，在计数电路进位信号（RCO）作用下将按图8所示状态移位，依次使M0、M1、M2、M3选通。
3. 计数电路
图10 74ls161 10进制计数器
如图10，自然数模式信号（M0）、音乐数模式信号（M3）经与门产生 161时钟频率选择信号（CLKC），CLKC作用于两三态输出缓冲器（74ls125）对时钟源信号（CLK1）与1/2时钟信号（CLK2）进行选择，奇偶数时选择CLK1，自然数与音乐数选择CLK2。
74ls161按清零置数法接成十进制计数器，Q1、Q3经与门得到异步清零信号（RD2），自然数、奇数、偶数模式进位信号均为（RD2）。音乐数进位信号为8（1000），
Q3与M3非经与门得到音乐数进位信号（LOAD）。74ls194时钟信号（RCO）为LOAD和RD2组成，任意一个为高，则194向下一状态跳变一次。74ls161de清零信号由复位信号（RD）、LOAD、RD2三个组成，具体逻辑如图10所示。
PS：为什么194的时钟端用两个三态门选择之后，194的状态会跳的非常快（在9刚到的时候就跳变了，神如异步方式）？
图PS 两种方式下194时钟信号状态
由图PS可以看出，
4. 输出控制电路及译码显示电路
对于自然数列，不需做额外处理。
对于音乐数列则到了8的的时候就要产生一个进位信号（LOAD）进行异步清零。
对于奇偶数列的处理，可以从输出四位二进制看出解决问题的方法，奇数列：0001,0011,0101,0111,1001。偶数列：0000,0010,0100,0110,1000。假如显示部分不接四位二进制输出的最低位，最低位接0，则可以得到偶数列的输出；反之，显示部分不接四位二进制输出的最低位，最低位接1，则可以得到奇数列的输出。对于这个奇偶数列的74LS160，假如和音乐数列、自然数列的74LS160接同一个脉冲，则会出现两类数字的跳动周期不一样，那么就可以用0.5倍频降频器来实现。
图11 各种模式下输出信号处理
如图11 ， M0或M3模式下，Q0正常输出，M1模式下Q0输出恒为1，M2模式下Q0输出恒为0。译码显示数据的D0，经过模式信号选择不同的输出模式，已达到自然数、奇数、偶数、音乐数不同的输出效果。
图12 译码显示
译码显示选用74ls48驱动共阴极数码管，B、C、D直接接计数器（74ls161）对应输出端，A接经过处理后得到的D0。LT接高（无效），RBI接M3（M3为0时启动动态灭0功能）。所谓动态灭零为：在此状态下的0不显示。BI/RBD作为输出悬空。
4．总体调试及仿真1. NE555与分频器的调试
通过把555_VIRTUAL接成多谢振荡电路便可以输出方波，通过公式t=（R1+2R2）Cln2的计算可得方波周期。本电路用R1=R2=24kΩ、C=10uF，则t=0.5s，再通过接0.5倍频的JK触发器便得到1s方波。这两个方波脉冲分别给两个74LS161提供信号。
调试：照电路图接好线路后，给电路通上电。通过测试555_VIRTUAL的out（3号引脚）端和JK触发器的Q端，看其是否为0.5Hz和1Hz。同时可以依据555的3脚接出的脉冲接到发光二极管上。观看等的亮灭情况。
在仿真软件上得到的结果如下图：
图13 时钟源（CLK1）（黄）及分频脉冲（CLK2） （蓝）波形图
图中一格代表0.2s，观察得到CLK2周期约为5格（1s），CLK1周期约为0.5s。
2. 复位电路调试实际测试时，用示波器观察RD波形，改变R3、C3的值可改变复位时RD为0的时间。复位瞬间，RD为低，短暂时间后RD变为高。
仿真调试结果如下
图14 复位信号RD复位时波形
图15 74ls194 复位时 各引脚状态图 图16 74ls194正常工作
仿真调试，
从图15中可以看出S1S0 为11（同步置数模式），在CLK1激励下，Q3Q2Q1Q0置数为D3D2D1D0，现象正常。
从图16中可以看出，复位结束后，频率选择为RCO，工作模式为右移模式，通过手动给进位脉冲，能在4个状态间循环跳变。现象正常。
实际调试时可增加LED指示灯指示电路状态，便于分析与观察。
4. 74ls161十进制计数器调试暂无
5. 译码显示电路调试
暂无
5． 元器件清单
序号 | 器件名称 | 数量 | 备注 |
1 | NE555 | 1 | |
2 | 74LS04 | 1 | |
3 | 74LS08 | 1 | |
4 | 74LS33 | 1 | |
5 | 74LS48 | 1 | |
6 | 74LS112 | 1 | |
7 | 74LS125 | 2 | |
8 | 74LS161 | 1 | |
9 | 74LS194 | 1 | |
10 | 电阻24K | 3 | |
11 | 电阻10K | 1 | |
12 | 电容10UF | 2 | |
13 | 电容0.01UF | 1 |
6． 设计总结暂无参考文献
【1】数字电子技术基础/阎石主编. -5版.-北京：高等教育出版社，2006.5
【2】模拟电子技术基础/童诗白，华成英主编. -4版.-北京：高等教育出版社，2006.5
【3】电子线路设计·实验·测试/罗杰，谢自美主编.---4版.北京：电子工业出版社，2008.4
【4】数字电子技术/高海生主编 裴亚男副主编 江西：江西科技出版社，2009.8
| 欢迎光临 (http://www.51hei.com/bbs/) | Powered by Discuz! X3.1 |