ATmega169 AVR微控制器基本介绍

 

　ATmega169是基于增强的AVR RISC结构的低功耗8位CMOS微控制器。由于其先进的指令集以及单时钟周期指令执行时间， ATmega169的数据吞吐率高达1 MIPS/MHz，从而可以缓减系统在功耗和处理速度之间的矛盾。^[1]

ATmega169特性

　　· 高性能、低功耗的8 位AVR® 微处理器· 先进的RISC 结构– 130 条指令– 大多数指令执行时间为单个时钟周期– 32个8 位通用工作寄存器– 全静态工作– 工作于16 MHz 时性能高达16 MIPS– 只需两个时钟周期的硬件乘法器· 非易失性程序和数据存储器– 16K 字节的系统内可编程Flash擦写寿命: 10,000 次– 具有独立锁定位的可选Boot 代码区通过片上Boot 程序实现系统内编程真正的同时读写操作– 512 字节的EEPROM擦写寿命: 100,000 次– 1K字节的片内SRAM·可以对锁定位进行编程以实现用户程序的加密

引脚说明

　　VCC 数字电路的电源

　　GND 地

　　端口A (PA7..PA0) 端口A 为8 位双向I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，

  

ATmega169引脚图

可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口A 处于高阻状态。端口A 也可以用做其他不同的特殊功能，请参见P57。

　　端口B (PB7..PB0) 端口B 为8 位双向I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口B 处于高阻状态。端口B 比其余端口的驱动性要好。端口B 也可以用做其他不同的特殊功能，请参见P58。

　　端口C (PC7..PC0) 端口C 为8 位双向I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口C 处于高阻状态。端口C 也可以用做其他不同的特殊功能。

　　端口D (PD7..PD0) 端口D 为8 位双向I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口D 处于高阻状态。端口D 也可以用做其他不同的特殊功能。

　　端口E (PE7..PE0) 端口E 为8 位双向I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口E 处于高阻状态。端口E 也可以用做其他不同的特殊功能。

　　端口F (PF7..PF0) 端口F 是ADC 的模拟输入引脚。如果不作为ADC 的模拟输入，端口 F 可以作为8 位双向I/O 口，并具有可编程的内部上

　　拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口F 呈现为三态。如果使能了JTAG 接口，则复位发生时引脚PF7(TDI)、PF5(TMS) 与PF4(TCK) 的上拉电阻使能。端口F 也可以作为JTAG 接口。

　　端口G (PG4..PG0) 端口G 为5 位双向I/O 口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口G 仍呈现为三态。端口G 也可以用做其他不同的特殊功能。

　　RESET 复位输入引脚。持续时间超过最小门限时间的低电平将引起系统复位。Table 16 。持续时间小于门限间的脉冲不能保证可靠复位。

　　XTAL1 反向振荡放大器与片内时钟操作电路的输入端。

　　XTAL2 反向振荡放大器的输出端。

　　AVCC AVCC是端口F与ADC转换器的电源。不使用ADC时，该引脚应直接与VCC连接。使用ADC时应通过一个低通滤波器与VCC 连接。

　　AREF ADC 的模拟基准输入引脚。

 

QQ：81738079