»论坛 › 嵌入式/单片机论坛 › 24小时必答区 › 缺少文件 Verilog HDL CAN接口源码

缺少文件 Verilog HDL CAN接口源码

查看数: 2784 | 评论数: 1 | 收藏 1

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

546106590

发布时间: 2018-8-13 14:04

正文摘要:

can接口源码，与大家分享 Verilog HDL源程序如下: // synopsys translate_off `include "timescale.v" // synopsys translate_on module can_register_asyn ( data_in, data_out, ...

ID:61857 发表于 2020-1-11 20:46

垃圾文件

小黑屋|51黑电子论坛 | 管理员QQ:125739409;技术交流QQ群281945664

帐号		自动登录	找回密码
密码			立即注册

缺少文件 Verilog HDL CAN接口源码

正文摘要:

回复