找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索

关于单片机IIC总线模拟起始和终止信号的问题!

查看数: 4779 | 评论数: 1 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2018-11-30 14:03

正文摘要:

我搞不懂,模拟终止信号为什么SCL时钟线电平为什么要拉低,按道理来说,模拟起始信号和终止信号都是时钟线电平处于高电平状态,然后变幻的是数据线sda,起始是由高到低,终止是由低到高过程中,不是说时钟信号都保持 ...

回复

ID:401564 发表于 2018-11-30 17:28
IIC有严格的时序的,也就是说,你得照着人家的协议一步一步的来,那么问题来了:为什么要先拉低时钟线呢?
如果你不管它,你就不知道刚才时钟线是什么状态的,如果是高电平呢?那么你SDA在时钟线为高的时候,产生的所有变化都会被视为起始或者停止信号,明白了没有?
逻辑关系这种东西是死的,是怎么样就怎么样,所以,一定要确定状态。

小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表