找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索

VHDL例化元件报错和类型不匹配的问题

查看数: 3480 | 评论数: 2 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2019-2-28 18:31

正文摘要:

在做一个老师课后布置的小设计,出了两个错误,2天了,我尝试了各种办法依旧没有解决。 元件例化的port ma出错 不知道各位大佬有何见解

回复

ID:258507 发表于 2019-2-28 18:42
文字版
出错源代码   pcreg:flopr generic map(32) port map(clk,reset,pcnext,pc);

Error (12006): Node instance "pcreg" instantiates undefined entity "flopr". Ensure that required library paths are specified correctly, define the specified entity, or change the instantiation. If this entity represents Intel FPGA or third-party IP, generate the synthesis files for the IP.

下面是flopr的定义...就在出错代码的上方。
component flopr generic(width:integer);
    port(clk,reset: in  STD_LOGIC;
              d:         in  STD_LOGIC_VECTOR(width-1 downto 0);
                        q:         out STD_LOGIC_VECTOR(width-1 downto 0));
  end component;

小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表