verilog模块封装关于多位二进制变量的输出连接问题

查看数: 1490 | 评论数: 0 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2020-4-24 18:03

verilog语言编写的程序封装成模块，8位二进制变量输出不能直接连接output，该怎样连接输出呢？图片中的qs，qm，qh都是8位二进制，在仿真时采用2位十六进制输出波形，这三个的output如何连接？

小黑屋|51黑电子论坛 | 管理员QQ:125739409;技术交流QQ群281945664

帐号		自动登录	找回密码
密码			立即注册

回复