Hephaestus 发表于 2021-11-2 19:34
不知道你怎么配置的，8MHz对于单片机来说太快了（除非自带符号这种波形的SPI接口），既然你用了FPGA，变成1 ...

一共采集了20多路，没法转并了

不知道你怎么配置的，8MHz对于单片机来说太快了（除非自带符号这种波形的SPI接口），既然你用了FPGA，变成16位或32位并行数据，让单片机中断接收更舒服一些。

从机的MCU  DCLK 最好可以边沿检测，这样程序会简单很多。

收到 DCLK 下降沿后 判断 DRDY 电平是否为高，是的话，准备开始接收数据。
每收到一个下降沿，就读取Dout一位数据。同时判断一下 DRDY 的电平，如果是高电平，表示这是最后一位数据。