quartus和modelsim联合仿真输出为红色是为什么

正文摘要:

verilog的逻辑代码： module seg_test( input clk, input rst_n, output reg clk_1k ); reg [19:0] count; always@(posedge clk or negedge rst_n) begin         if(rst_n==1'b ...