|
发布时间: 2025-4-16 11:08
正文摘要:
|
Y_G_G 发表于 2025-4-28 13:13 算了，对于网络上能找到的资料也表示怀疑，假如说是由于电压比较低引起的三极管集电极被钳位，那么，用PNP不是更低了？然而，仿真曲线并未证实。 桥电路也看过几款，有人自称一个电路稳稳工作几十年没出过事的，纯三极管电路。 不要勉强用你选的三极管仿真模型，三极管模型多了。 数字电路要求信号上升下降陡直这很容易理解。 桥臂要求减少交越时间这也有理，那是对于场效应管特性采取的措施，而三极管可以说基本同信号保持一致，前级特定场合可以采用恒流阻抗。 |
xianfajushi 发表于 2025-4-26 17:54 1,你仿真的电路依然是不对的,很显然,你不太懂得用这个仿真软件 2,仿真结果确实只是参考而已,这不代表实际电路有同样的效果 3,这是一个数字电路内部的基础知识,不要用网上查到的东西来作为正确的答案来反驳 74LS系列就是加入了肖特基的诞生,你可以去看一下74LS07的规格书来验证这个二极管的作用 至于它能带来的加速效果,我在前面已经说了呀,是没什么用的,对于电感没多大意义 但不妨碍这个二极管具有"可以加快关断速度,提高开关速度"的作用 |
coody_sz 发表于 2025-4-27 18:08 答复的好，相信提问者，围观者，参与者，都能明白其道理。 仿真，我这里只得到相反的观察波形，当然不能与实际相比。 |
xianfajushi 发表于 2025-4-26 17:54 如果没有抗饱和电路，三极管截止会延时达到2us以上，而上下臂死区小于1us的话，就有烧管的危险，怎能说没有意义呢？做电机驱动的，烧管的很多。 |
rundstedt 发表于 2025-4-26 17:34 我估计都简化了吧，只有我们这些上年纪的老电工都还记得这些最基础的技术。 |
仿真毕竟是仿真，不能表示示波器，修改了还是一样。
依然看不出加速迹线
使用场效应管确实有结电容充电的影响，选用场效应管有比三极管几个优势？ 可以肯定的是使用三极管确实可以加速充电
|
Y_G_G 发表于 2025-4-26 09:36 不用纠结？这不是提问者意愿，也不是论坛意愿，不是围观意愿，也不是参与者的意愿，大家都想弄明白，学些东西，对不。现在已经明白了些电路设计意图了，相信所有参与者多少有些收获。 那我就来说网络找到的资料，说是肖特基压降0.4低于三极管0.2，因此，先导通参与三极管电流，从而使得三极管集电极处于非深度饱和状态，为快速恢复争取到时间。 然而总观整个波形，争取那么点时间对整体波形时间来说不过杯水车薪，意义何在？对电机或元件意义何在？ 电机对陡直加电，断电意义何在？ 都知道电感特性，也知道交流电中的电机并不需要陡直波形，况且这一丁点陡直在这个脉冲波形来看算的什么？ |
| 就是防止三极管进入深饱和状态的，当Q7 Vce低于0.5V，因为SBD D1的正向电压0.2V，而Q7 Vbe是标准的0.7V二极管正向电压，此时Q7的b极电流就从ce漏掉了，永远无法进入Vce小于0.3V的深饱和状态，那么管子从饱和恢复回来的速度会非常快。《数字电路》这本教材现在不讲74系列进化到74LS系列的往事了吗？ |
coody_sz 发表于 2025-4-26 13:51 场效应管目前还没有研究，等手头有示波器，搭建电路一定能观察到。 |
xianfajushi 发表于 2025-4-25 19:25 大功率的MOSFET的输入电容可以到nF级别，实际计算要看Total Charge的库伦量，比如AOD403的VGS=10V时Total Charge为51nF，简单线性计算，恒流驱动，如果要求0.1us就充放电完毕（这是很常用的速度），则要求充放电电流=51*10^-9 / 10^-7 = 0.51A，这就是为什么那些驱动芯片大部分都能提供0.2~2A的驱动电流的原因。下面是我常用的驱动芯片EG2104的驱动电流参数，死区100ns，充电2A，放电2.5A。
|
xianfajushi 发表于 2025-4-25 17:12 这种电路叫抗饱和电路,是电路知识中的一种,理论依据什么的就不要去纠结了,你不知道是因为这种电路并不像恒流或者放大那样常用,早期高速数字电路中就有这种应用 至于150MHZ对64KHZ,不要有这种管子随便能应付得过来的想法,你先去复习一下共发射极放大电路的频率特性再说 至于电路有什么不同,你的电路跟我的电路明显就不一样的呀,包括信号源,工作电压,三极管连接方式,根本就是两个电路呀 那你为什么不完全按照我的电路去试一下呢?反正你也有这个仿真软件,你也能看到我的仿真结果呀 |
|
然而要使得后面管子速度快，也不应该并联二极管，除非有特别理由以及理论支持。 仿真就不说了，大家都有仿真软件，都可以做，也不是一言堂，不如搭建电路示波器说话，并配合理论支持，论坛嘛，讨论还是有益的。 印象中场效应管结电容应该很小。 场效应管（MOS管）的结电容主要包括输入电容Ciss、输出电容Coss和反向传输电容Crss，其具体数值取决于MOS管的规格和设计。 结电容的定义和影响因素 输入电容Ciss：包括栅源电容Cgs和栅漏电容Cgd，其值通常在几皮法拉（pF）到几十皮法拉（pF）之间。例如，Ciss = Cgs + Cgd 输出电容Coss：漏源电容Cds，其值一般在几皮法拉到几十皮法拉之间 反向传输电容Crss：栅漏电容Cgd，其值也较小，通常在几皮法拉到几十皮法拉之间 如果是上述同1K电阻则频率应该是在兆赫兹范围。 |
coody_sz 发表于 2025-4-25 17:47 推断正确，确实没实际设计过，现在是纸上谈兵，说不定将来会涉及到。 充放电理论也站得住，但就并联二极管来说，理论在上面已经说过，提高速度理论得不到支持的。 至于将来设计驱动选用管子类型，可能也不会选场效应管，或许选高频大功率场效应管型号。 |
xianfajushi 发表于 2025-4-16 22:36 你这说法，充分说明你没有实际做过这种驱动电路。 D1用于加速三极管截止速度，否则，你将会有几个us的延时，而PWM周期一般就是20~50us。 PWM加到上管，一般PWM频率为20~40KHz，MOSFET的等效输入电容比较大，VGS充电到10V或从10V放电到0V的电量超过50nC，假设只用一个1K上拉电阻放电，中点电压为5V，则平均电流为5mA，根据Q=I*t，放电50nC需要t=10us，使用两个三极管来快速充放电，可以达到500ns的速度。 |
| 从理论上并联也只能是增加结电容和结电荷区，速度自然也会有影响，变快的理论不成立。 |
| 不要心浮气躁，看我说的，要测试就要拿参数相近的管子，低频管子能用在高频电路？ |
Y_G_G 发表于 2025-4-25 14:59 那就调到64千赫，150M的管子对于千赫信号。后级不管，就论并联二级管的这个三极管，哪里不同？不就是一个并联二极管，一个不并联二极管？
|
xianfajushi 发表于 2025-4-25 13:48 品品什么?加了二极管开关速度就是快了呀,这还要品什么 你的仿真就是错的,加了二极管开关就是快了,不是慢了对比一下我的电路,再看一下你的电路,看一下区别在哪里 这是64KHZ的仿真结果,加了二极管就是快了,不是慢了
|
|
再补充一张上升图片，这才是并联二极管带来的变长影响曲线。
至于正弦波的那个图，要品品。 |
|
之前示波器时间调大了，不用发表，看新的。
|
|
用参数接近的三极管作测试，BC817频率100M，比8050的150M还小些，仿真看下图：
|
hhh402 发表于 2025-4-18 16:46
但是,这个在无刷驱动中并没有什么用,电感电流不能突变,最初的电流并不会太大,所以,也几乎看不到有人用这个电路的,不知道有这个电路存在也是正常的 |
xiaobendan001 发表于 2025-4-17 19:12 看到不少人仍有疑问，统一回复这里： 抗饱和是三极管应用最基本的技术之一。 三极管从深度饱和退出缓慢的原因 电荷存储效应 在深度饱和时，基区会积累过量的少数载流子（NPN管为电子，PNP管为空穴）。 集电结正偏导致集电区也会注入大量少数载流子（NPN管集电区的空穴）。 这些存储电荷形成"超量存储电荷"，需要更长的关闭时间来清除。 深度饱和时VCE电压过低，出现双结正偏效应，导致： 集电结耗尽层电容处于最大充电状态。 发射结电容也完全充电。 这些电容在退出时需要重新建立耗尽层，延迟电压恢复。 复合过程限制 截止时存储电荷主要通过两种方式消散： (1) 基极反向电流抽走（主导作用），较小的基极电阻可以加快截止，但会加重驱动负担。 (2) 载流子本征复合（速度较慢） 深度饱和时PN结电荷极大，即便有强反向驱动电流，完全清除仍需较长时间。 要提高速度，PN结不要进入反偏，减小PN结充电电荷，使三极管不进入深度饱和是最简单有效的措施。 有多种抗饱和的电路，有兴趣的朋友可以自行去搜索，我大学时的模电课本（80年代版本）就有提及。 最简单的抗饱和电路就是使用抗饱和二极管，让三极管的VCE保持在0.5~0.8V左右，而只用一个肖特基二极管，可以令VCE在0.3V左右，虽然效果比VCE=0.5~0.8V稍差，但电路简单，零件少，成本低，工程上可以接受。 有人用虚拟软件仿真说没有效果，因为我不用仿真，所以不知道，建议实际搭电路测试，使用双踪数字示波器观察，最小采样1GHz，最小模拟带宽50MHz，示波器探头一定要使用x10档。下面给一个结果参考。测试时VCC=5V。 |
xiaobendan001 发表于 2025-4-17 19:12 我猜，三极管基极寄生电容存的电可以通过二极管从集电极释放掉，没有这个二极管只能从R1释放掉 |
WL0123 发表于 2025-4-16 21:11 D1是个有用的元件，推挽电路这边的电压高，万一损坏的时候可以防止电压倒灌进入MCU造成损坏，这种设计在电磁炉电路里面也有 |
hhh402 发表于 2025-4-18 16:46 三极管中二极管外并联二极管如何能从几个us减小到500ns？什么道理？ |
TP801 发表于 2025-4-18 12:25 如果有，就请截图仿真来看看，调节到10ns观察，或者示波器也可，并请阐述其作用原理。 |
| 防止三极管进入深度饱和状态，影响开关速度，你可以仿真或者实测试试，比较一下有无二极管时的区别。 |
| D1能够防止输出电压通过Q9 PNP的射极基极二极管或者R3的路径灌入到PWM信号，通常这类驱动电路都是以弱信号驱动产生强输出，PWM信号通常来源于MCU/MPU/SOC/DSP etc...其幅值一般在1.8~5V之间，而VM作为功率管的源一般都是较高电压如12V/24V etc... |
| D1不用也是可以的,它同三极管中的二极管方向相同,只要三极管耐压足够高就不会高压灌入的危险,假设三极管损坏属于短路则二极管一点用处都没有,可以断定为多余.应该是这个原因。 |
coody_sz 发表于 2025-4-17 16:16 那么原理呢？科普一下呗 |
coody_sz 发表于 2025-4-17 16:16 既然是原设计者，那么，可说其减小时间原理？ 另Q7集电极直接10K是否能正常工作？ |
|
我是电路原设计者。 看完了评论，居然没人知道D1是用于三极管抗饱和的。如果没有D1，三极管退出饱和时间会有几个us，有D1则 三极管500ns之内就能截止。 说D1没有作用的，都是凭感觉而已，没有人去测试一下吗？ 加单点，就是上拉一个1K电阻，5V供电，就可以测试了，使用双综数字示波器。 |
| 抗饱和的 |
| 楼上说的好像有道理，但是用NI Multisim 14.0仿真，D1有没有差别不大，还是NI Multisim 14.0无法仿真这种情况？ |
|
这是一个经典设计。 D1能防止Q7进入深度饱和，提高关断的速度。 |
| D1两个作用，1；是防止Q7导通的时候把自己的基极电压拉低把自己锁死；2；是隔离，防止VM的电压倒灌进单片机的PWM口。 其实这个电路设计太繁琐了； 完全不用这样做； D1可以直接去掉； |
hhh402 发表于 2025-4-16 16:18 炸管的时候，就懂了，D1只是保护作用，去掉也没什么，增加维修难度而已 |
组图打开中，请稍候......
收藏
顶
踩
