pin7是enable脚，要给high才行。你随便下载一份datasheet来看里面的时序图就清楚了。

weisc6955 发表于 2025-8-15 16:23
你的电路当Q0,Q1,Q2,Q3输出全部为1时，15脚（pin15）输出1电平，PIN7就得到 0 电平，161立刻保持。没毛病。 ...

这是个老机器上的电路，现在是模拟电路与实际电路不符，在模拟电路中15脚输出的是方波信号，QA、QB、QC、QD输出的是时钟的分频信号，分别是时钟的1/2、1/4，1/8和1/16，但在实际电路中都是输出高电平，这就有点怪了，如果将7脚接入高电平，QA、QB、QC、QD输出就正常了。

你的电路当Q0,Q1,Q2,Q3输出全部为1时，15脚（pin15）输出1电平，PIN7就得到 0 电平，161立刻保持。没毛病。你的电路设计目标是什么？这个要搞清楚。你可以用示波器看Q0波形，应该有一个计数过程然后保持。