can接口源码，与大家分享
全部资料51hei下载地址：
verilog.zip
(19.7 KB, 下载次数: 17)
Verilog HDL源程序如下:
- // synopsys translate_off
- `include "timescale.v"
- // synopsys translate_on
- module can_register_asyn
- ( data_in,
- data_out,
- we,
- clk,
- rst
- );
- parameter WIDTH = 8; // default parameter of the register width
- parameter RESET_VALUE = 0;
- input [WIDTH-1:0] data_in;
- input we;
- input clk;
- input rst;
- output [WIDTH-1:0] data_out;
- reg [WIDTH-1:0] data_out;
- ……………………
- …………限于本文篇幅 余下代码请从51黑下载附件…………
|
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
顶
踩
