PCB的生成与改错

ID:238056 · 发表于 2017-10-20 19:21

如果PCB画图在最后的网络对照表有错误，网络表不匹配，那是不是要回到原理图改错误然后继续布局生成PCB再生成网络表。
就是有没有方法再不生成新的PCB的同时能在原PCB图里改正，或者回到原理图改证但不需要再重新PCB布局生成新的PCB

ID:190832 · 发表于 2017-10-20 22:15

不用重新生成啊，原理图改好之后直接编译然后update就行了

ID:126608 · 发表于 2017-10-20 23:29

如果是ad，先画原理图，然后在项目的输入变化拦加载生成pcb，库中有封娤的元件会出现在pcb图纸上，
并有网线连接，没封娤的元件需自己画，再加载，然后布局，布线，结束。

ID:213277 · 发表于 2017-10-21 13:14

你把错误照片上传

ID:238056 · 发表于 2017-10-21 19:48

hange_v 发表于 2017-10-20 22:15
不用重新生成啊，原理图改好之后直接编译然后update就行了

好的谢谢

ID:238056 · 发表于 2017-10-21 19:48

1123212143255 发表于 2017-10-20 23:29
如果是ad，先画原理图，然后在项目的输入变化拦加载生成pcb，库中有封娤的元件会出现在pcb图纸上，
并有网 ...

我用的是protel99SE

ID:244991 · 发表于 2017-11-1 16:59

好像不能

ID:244991 · 发表于 2017-11-1 17:01

PCB可以自己布线，参考原理图，也可以重新成

帐号		自动登录	找回密码
密码			立即注册