摘要
本文章主要涉及到对 DDR2和 DDR3在设计印制线路板(PCB)时,考虑信号完整性和电源完整性的设计事项,这些是具有相当大的挑战性的。文章重点是讨论在尽可能少的 PCB 层数,特别是 4层板的情况下的相关技术,其中一些设计方法在以前已经成熟的使用过。
1. 介绍
目前,比较普遍使用中的 DDR2 的速度已经高达 800 Mbps,甚至更高的速度,如 1066 Mbps,而 DDR3的速度已经高达1600 Mbps。对于如此高的速度,从PCB的设计角度来讲,要做到严格的时序匹配,以满足波形的完整性,这里有很多的因素需要考虑,所有的这些因素都是会互相影响的,但是,它们之间还是存在一些个性的,它们可以被分类为 PCB叠层、阻抗、互联拓扑、时延匹配、串扰、电源完整性和时序,目前,有很多 EDA工具可以对它们进行很好的计算和仿真,其中 Cadence ALLEGRO SI-230 和 Ansoft’s HFSS使用的比较多。
完整的pdf格式文档51黑下载地址(共15页):
针对DDR2-800和DDR3的PCB信号完整性设计.pdf
(1.43 MB, 下载次数: 36)
|