名 称 数字逻辑设计 设计题目循环彩灯控制电路的设计 设计的内容及要求： 一、设计说明与技术指标 设计一个自动循环显示的彩灯控制电路，技术指标如下： 1．有十只LED灯，L0……L9 2．显示方式： ① 上电后，首先全亮，停留n秒后奇数灯依次灭 ； ② 再偶数灯依次灭； ③ 间隔n秒后，再次所有的灯全亮，然后由L0到L9依次灭； ④ 再次所有灯全亮，依次循环。 3．显示间隔时间n秒可自定。 二、设计要求 1．在选择器件时，应考虑成本。 2．根据技术指标，通过分析计算确定电路和元器件参数。 3．画出电路原理图（元器件标准化，电路图规范化）。 三、实验要求 1．根据技术指标制定实验方案；验证所设计的电路，用multisim软件仿真。 2．进行实验数据处理和分析。 四、推荐参考资料 1、沈任元主编. 数字电子技术基础[M]. 北京：机械工业出版社.2010 2、康华光主编．电子技术基础（模拟部分）（第四版）[M]．北京：高等教育出版社， 1999 五、按照要求撰写设计报告 成绩评定表： | | | | |
| | 设计结果可信（例如：系统分析、仿真结果）（15分） |
| | |
| | 设计报告的规范化、参考文献充分（不少于5篇）（25分） |
| | |
| |
| |
|
指导签字：
一、概述 近年来，随着人们生活水平的较大提高，人们对于物质生活的要求也在逐渐提高，不光是对各种各样的生活电器的需要，也开始在环境的幽雅方面有了更高的要求。比如日光灯已经不能满足于我们的需要，彩灯的运用已经遍布于人们的生活中，从歌舞厅到卡拉OK包房，从节日的祝贺到日常生活中的点缀。这些不紧说明了我们对生活的要求有了质的飞跃，也说明科技在现实运用中有了较大的发展。在这一设计中我们将涉及有关彩灯控制器的设计，从原理上使我们对这一设计有所了解。将其确实的与我们相联系起来。 循环彩灯的电路很多，循环方式更是五花八门，而且有专门的可编程彩灯集成电路。绝大多数的彩灯控制电路都是用数字电路来实现的，例如，用中规模集成电路实现的彩灯控制电路主要用计数器，分频器和移位寄存器等集成。 本次课设可以用做广告牌边框灯光设计，如果用条形光柱代替彩灯，还可以作为广告牌的背景闪烁灯光使用，增强广告的感染力。 二、方案论证 方案一： 这一种方案是利用了门电路实现的，自行组装一个5线-32位的译码器和一个16进制的计数器，用以实现循环至少20种状态的循环，10次的奇偶循环和10次的依次循环再加上另外的停留的n秒时间。用该种方案时,首先需要用两片74ls160芯片或者两片74ls161芯片连成一个22进制的用异步置零或同步预置功能的计数器,主要用来实现计数和循环的功能。然后对应22种循环状态,设置10个输出,来对应10个LED灯,最后运用门电路对0-22种状态进行10中与非门的编码。由叙述及实际的操作可以发现该种方案虽然思路较简单,但在连接电路时用到的芯片较多,及连接电路时的复杂度较高。再加上应该考虑到成本的因素。此种方法虽不失为一种普遍且能用于的场合多,适应性强的方法,但在本次设计中,却不是一种较为简单的方法。方案一的原理框图如图1所示。 图1 方案一的原理框图 方案二: 前面说明了方案一的优缺点,进而在思路上加以改进。可以在用到555计时器构成的多谐振荡器的基础上运用移位寄存器。移位寄存器需要两个,一个实现奇偶熄灭,一个实现依次熄灭。我们可以用74ls194(是一个四位的移位寄存器)来自行组装一个十位的1移位寄存器。当按奇偶熄灭的移位寄存器工作时,按依次熄灭的移位器要保持输出高电平,不要进行移位灭零输出。同理,按依次熄灭的移位寄存器工作时,另一个按奇偶熄灭的移位寄存器要封锁状态,不能处于工作状态。这样工作时,两个移位寄存器交互依次工作,成互不干扰之状。移位寄存器的引脚与LED灯的连接如图2所示。 
图2 移位寄存器的引脚与LED灯的连接 从上图可以看出,同样一个LED灯由两个移位寄存器的不同引脚控制,而这两个引脚应用与门连接进而实现分别控制。 三、电路设计 1.74ls194 芯片各引脚如图3所示。 
图3 74ls94芯片各引脚图 寄存器 在数字电路中，用来存放二进制数据或代码的电路称为寄存器。 寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储一位二进制代码，存放N位二进制代码的寄存器，需用n个触发器来构成。 按功能可分为：基本寄存器和移位寄存器。 移位寄存器移位寄存器中的数据可以在移位脉冲作用下一次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。 1、74LS194移位寄存器的控制输入端S1和S0是用来进行移位方向控制的，S0为高电平时，移位寄存器处于向左移位的工作状态，二进制数码在CP脉冲的控制下由高到低逐位移入寄存器，因此可以实现串行输入；在S1为低电平时，移位寄存器处于向右移位的工作状态，二进制数码在CP脉冲的控制下逐位移出寄存器(低位在前，高位在后)。 2、在串行输入、并行输出的转换中，若将四位二进制数码全部送入寄存器内（四位寄存器）。由于每个CP脉冲移位寄存器只移一位，四位二进制数码需要四个CP脉冲。在上图中,D(0123),为并行输入端,Q(0123)为并行输出端s1和s0,是用来控制移位寄存器的工作状态。当s1=s0=0时,保持原有状态,当是s1=s0=1时,保持并行输入状态。 2.555计时器构成的多谐振荡器 
图4 555计时器构成的多谐振荡器 用555计时器构成的多谐振荡器如图4所示。多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。多谐振荡器没有稳态，只有两个暂稳态。在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号集成电路555定时器与RC组成的多谐振荡器构成。需要的芯片有集成电路555定时器，还有电阻和电容。选择555定时器构成的多谐振荡器，其中电容C1为100微法，C2为0.01微法，两个电阻R1=R2=50欧姆。此时在电路的输出端就得到了一个周期性的矩形波 3.分频器(实现不同的波形输入) 计数器是数字系统中一种用得最多的时序逻辑部件，他的基本功能是记录输入脉冲的个数，可用于分频、定时、产生顺序脉冲和序列码以及数值运算等。分频器是加法计数器和减法计数器的统称。所谓“分频”，就是把输入信号的频率变成成倍数地低于输入频率的输出信号。分频是一个大的概念，它可以用加法计数器实现，也可以用减法计数器实现。但通常人们习惯于用加法计数器实现分频。某些文献资料上所谓用计数器的方法做“分频器”的方法，只是众多方法中的一种。它的原理是：把输入的信号作为计数脉冲，由于计数器的输出端口是按一定规律输出脉冲的，所以对不同的端口输出的信号脉冲，就可以看作是对输入信号的几次分频的实现。从电路结构来看，分频器本质上是由电容器和电感线圈构成的LC滤波网络，从电路结构来看，分频器本质上是由电容器和电感线圈构成的LC滤波网络。利用单稳态电路的计数功能实现分频的电路，又称为数字分频器。在这种分频器中，输入信号脉冲为计数器的计数信号。若计数器的计数模为N，则从其进位输出端可获得N次分频的脉冲信号。从各触发器输出端可获得分频比小于或等于N的脉冲信号。偶数分频最为简单，很容易用模为N的计数器实现50%占空比的时钟信号，即每次计数满N（计到N-1）时输出时钟信号翻转。使用模为2N+1的计数器，让输出时钟在X-1（X在0到2N-1之间）和2N时各翻转一次，则可得到奇数分频器，但是占空比并不是50%（应为 X/(2N+1)）.得到占空比为50%的奇数分频器的基本思想是：将得到的上升沿触发计数的奇数分频输出信号CLK1，和得到的下降沿触发计数的相同(时钟翻转值相同)奇数分频输出信号CLK2，最后将CLK1和CLK2相或之后输出，就可以得到占空比为50%的奇数分频器用输入脉冲控制多谐振荡器，使它的状态翻转时刻与经过若干个周期的输入脉冲相同步，就能输出整数分频比的脉冲信号。此类分频器可以在不改变电路结构的情况下借助定时元件参数的调整来改变分频比，因而又称为任意分频器。 分频器中,最重要的是保持周期的相对应,即clk周期最短,保持较小即可,s0周期分频保持是clk的20倍,且占空比是50%,s1保持clk的40倍,且占空比是75%。这就是所设计的分频器的主要功能。 在本次课设中我用74ls160和74ls08将多谐振荡器产生的clk波形分别扩大周期至原周期的20倍、40倍，很好地实现了分频功能。分频部分如图5所示。 
图5 利用74160和74ls08构成的分频器 如图5所示,我设计了一个四十进制的计数器,clk信号已由555多谐振荡器产生,那么接下来的就是波形的分频包括周期的变换和占空比的变换。我分别需要一个经过10个clk信号就翻转一次的占空比50%的脉冲和占空比为75%且周期是40倍的clk周期的两个信号。 4.组合移位寄存器 将移位寄存器的s1和s0按照指定波形变化,即先按输入高电平,使LED灯全亮且保持n秒,再使按奇偶熄灭的寄存器s1=0,s0=1,使依次熄灭的寄存器的s1=s0=1,使其奇偶熄灭,然后输入高电平,全亮。最后使依次熄灭的寄存器s1=0,s0=1使按奇偶熄灭的寄存器s1=s0=1,实现依次熄灭。以按奇偶熄灭的移位寄存器的原理构图如图6所示。 
图6 按奇偶熄灭移位寄存器框图 将从分频器得出来的各已分频的波形接到以图6为代表的移位寄存器的s1,s0的控制端,便可以实现对LED灯有规律的熄灭,s1,s0端波形如图7所示。 图7 移位寄存器的输入s端波形 四、性能的测试 1.555计时器的输出信号测试参数如表1所示 表1 555计时器测试参数 运用Multisim测出clk的波形如图8所示,测得四十倍clk周期如图9所示,测得二十倍clk周期如图10所示。 图8 clk波形测试 555计时器的周期为0.007s,这是最为原始的波形,另外的两个波形技术就是根据该波形利用74ls160分频变换而来。同时,占空比是clk信号的可忽略因素,任意值均可。 2.分频器的波形测试 
图9 四十倍clk周期测试 图10 二十倍clk周期测试 上图第一张图的周期是793.12ms,第二张图的周期是396.581ms.两者之间理论上根据分频器四十进制与为二十进制关系是前者周期是后者周期的2倍,占空比分别为50%和75%。从图上可以看出是实际与理论计算结果相符合。 五、结论与感悟 在本次课设中,基本思路就是通过对移位寄存器给出低电平,而低电平的移位要同过3个矩形波实现.通过矩形波的分频,给出s1.s0的变化规律,进而控制按奇偶熄灭和按依次熄灭。温故而知新。设计发端之始，思绪全无，举步维艰，对于理论知识学习不够扎实的我深感“书到用时方恨少”，于是想起圣人之言“温故而知新”，便重拾教材与实验手册，对知识系统而全面进行了梳理，遇到难处先是上网找资料再向同学请教，终于熟练掌握了基本理论知识，学会了如何思考的思维方式，找到了设计的灵感。思路即出路。当初没有思路，诚如举步维艰，茫茫大地，不见道路。在对理论知识梳理掌握之后，茅塞顿开，柳暗花明，思路如泉涌，高歌“条条大路通罗马”。顿悟，没有思路便无出路，原来思路即出路。
全部资料51hei下载地址（含仿真工程与文档）：
循环彩灯控制电路.zip
(589.9 KB, 下载次数: 129)
| 
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
顶
踩
