找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
查看: 1359|回复: 0
收起左侧

verilog模块封装关于多位二进制变量的输出连接问题

[复制链接]
ID:361065 发表于 2020-4-24 18:03 | 显示全部楼层 |阅读模式
verilog语言编写的程序封装成模块,8位二进制变量输出不能直接连接output,该怎样连接输出呢?图片中的qs,qm,qh都是8位二进制,在仿真时采用2位十六进制输出波形,这三个的output如何连接?



51hei截图20200424180106.png
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表