全志H3硬件设计（资料下载）

ID:288574 · 发表于 2018-3-7 10:39

QUNZHI h3硬件设计

1. CPU & Beside CPU

(1)VRP、VRA1、VRA2 网络上的到地电阻、电容值不能修改。
(2) GPIO 分配请按照标案图分配，切勿随意调整，新增功能请与相关人员沟通。
(3) 高频晶振的网络X24MO 上串接电阻必须保留。
(4) CPU package 与datasheet必须保持一致。
(5) Bypass Cap 必须放置在相应pin脚的正下方。
(6) 优先走晶振，晶振电路接近IC，与主控晶振出线PIN 的距离<300mil。
(7) 主控中间接地焊盘建议用“井”字连接，以减小过孔的阻抗。

ID:138635 · 发表于 2018-6-8 10:18

很好！！！！！

ID:379461 · 发表于 2018-7-26 15:33

果然历割，高手！！！

ID:379461 · 发表于 2018-7-26 15:34

果然历割，高手！！！

ID:399981 · 发表于 2018-9-19 14:17

谢谢，正需要这个资料

ID:339596 · 发表于 2018-9-29 09:45

PCB能发下不

ID:656035 · 发表于 2019-12-4 16:16

原理图有没有

ID:720358 · 发表于 2020-4-1 17:03

可以的楼主，谢谢

ID:101620 · 发表于 2020-4-5 17:55

这资料你自己又拼凑不齐，有啥用

帐号		自动登录	找回密码
密码			立即注册

	7^# 无效楼层，该帖已经被删除

	11^# 无效楼层，该帖已经被删除

	12^# 无效楼层，该帖已经被删除