com口是RS232电平，判断方法可以用万用表测测电压，就知道了，TTL电平只有正没有负，而RS232电平有负值
RS-232C
对电器特性、逻辑电平和各种信号线功能都作了规定。
在TxD和RxD上：
逻辑1(MARK)=-3V～-15V
逻辑0(SPACE)=+3～+15V
在RTS、CTS、DSR、DTR和DCD等控制线上：
信号有效（接通，ON状态，正电压）＝+3V～+15V
信号无效（断开，OFF状态，负电压)=-3V～-15V
TTL输出高电平>2.4V，输出低电平<0.4V。
在室温下，一般输出高电平是3.5V，输出低电平是0.2V。
最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
rs232电平和TTL不可以直连，所以我没使用单片机与电脑通讯的时候需要加一个电平转换芯片，也就是常用的MAX232芯片。
RS232电平或者说串口电平指得都是计算机9针串口的电平，采用负逻辑：－15v ~ －3v 代表1 ，＋3v ~ ＋15v 代表0 。
RS485电平和RS422电平：由于两者均采用差分传输（平衡传输）的方式，所以它们的电平方式，一般有两个引脚 A,B 发送端 AB间的电势差U为UB-UA: ＋2 ～ ＋6v : 1 ，－2 ～ －6v : 0 ，接收端 AB间的电势差U为：大于 ＋200mv: 1 ，小于 －200mv: 0 ，定义逻辑1为B>A的状态，定义逻辑0为B<A的状态 ，AB之间的电压差不小于200mv 。
USB电平：电源线是5V，为USB设备提供最大500mA的电流，它与数据线上的电平无关，数据线是差分信号，通常D+和D-在+400mV~-400mV间变化,在传统的单端（Single-ended）通信中，一条线路来传输一个比特位。高电平表示1，低电平表示0。倘若在数据传输过程中受到干扰，高低电平信号完全可能因此产生突破临界值的大幅度扰动，一旦高电平或低电平信号超出临界值，信号就会出错。在差分传输电路中，输出电平为正电压时表示逻辑“1”，输出负电压时表示逻辑“0”，而输出“0”电压是没有意义的，它既不代表“1”，也不代表“0”。而差分通信中，干扰信号会同时进入相邻的两条信号线中，在信号接收端，两个相同的干扰信号分别进入差分放大器的两个反相输入端后，输出电压为0。所以说，差分信号技术对干扰信号具有很强的免疫力。对于串行传输来说，LVDS能够低于外来干扰；而对于并行传输来说，LVDS可以不仅能够抵御外来干扰，还能够抵御数据传输线之间的串扰。因为上述原因，实际电路中只要使用低压差分信号（Low Voltage Differential Signal，LVDS），350mV左右的振幅便能满足近距离传输的要求。假定负载电阻为100Ω，采用LVDS方式传输数据时，如果双绞线长度为10m，传输速率可达400 Mbps；当电缆长度增加到20m时，速率降为100 Mbps；而当电缆长度为100m时，速率只能达到10 Mbps左右。
RS232 可做到双向传输，全双工通讯 最高传输速率 20kbps 。
422 只能做到单向传输，半双工通讯，最高传输速率10Mbps 。
485 双向传输，半双工通讯, 最高传输速率10Mbps 。
USB 可以自动选择HS（High-Speed，高速，480 Mbps）、FS（Full-Speed，全速，12Mbps）和LS（Low-Speed，低速，1.5Mbps）三种模式中的一种。
现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
TTL：Transistor-Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。
LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。
3.3V LVTTL：
Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL：
Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。
TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。
CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。
Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。
3.3V LVCMOS：
Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。
2.5V LVCMOS：
Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。
CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。
ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构)：
Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。
速度快，驱动能力强，噪声小，很容易达到几百M的应用。但是功耗大，需要负电源。为简化电源，出现了PECL(ECL结构，改用正电压供电)和LVPECL。
PECL（Pseudo/Positive ECL）：
Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V。
LVPELC（Low Voltage PECL）：
Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V 。
ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL：直流匹配时用130欧上拉，同时用82欧下拉；交流匹配时用82欧上拉，同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)
前面的电平标准摆幅都比较大，为降低电磁辐射，同时提高开关速度又推出LVDS电平标准。
LVDS：Low Voltage Differential Signaling
差分对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。
LVDS使用注意：可以达到600M以上，PCB要求较高，差分线要求严格等长，差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil，最好控制在300mil以内。
CML：是内部做好匹配的一种电路，不需再进行匹配。三极管结构，也是差分线，速度能达到3G以上。只能点对点传输。
GTL：类似CMOS的一种结构，输入为比较器结构，比较器一端接参考电平，另一端接输入信号。1.2V电源供电。
Vcc=1.2V；VOH>=1.1V；VOL<=0.4V；VIH>=0.85V；VIL<=0.75V
PGTL/GTL+：
Vcc=1.5V；VOH>=1.4V；VOL<=0.46V；VIH>=1.2V；VIL<=0.8V
HSTL是主要用于QDR存储器的一种电平标准：一般有V¬CCIO=1.8V和V¬¬CCIO= 1.5V。和上面的GTL相似，输入为输入为比较器结构，比较器一端接参考电平(VCCIO/2)，另一端接输入信号。对参考电平要求比较高(1%精度)。
SSTL主要用于DDR存储器。和HSTL基本相同。V¬¬CCIO=2.5V，输入为输入为比较器结构，比较器一端接参考电平1.25V，另一端接输入信号。对参考电平要求比较高(1%精度),HSTL和SSTL大多用在300M以下.
|
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
顶
踩
