verilog语句中，像数据类型的定义可以在模块的任何地方（我说的在块外面）吗？ 比如wire,reg等。
module xxx(x,x,x);
always @(....) begin
end
reg xx; <------------------------------------------------------
wire xx;<------------------------------------------------------
always @(....) begin
end
|
