找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
查看: 869|回复: 0
打印 上一主题 下一主题
收起左侧

verilog模块封装关于多位二进制变量的输出连接问题

[复制链接]
跳转到指定楼层
楼主
verilog语言编写的程序封装成模块,8位二进制变量输出不能直接连接output,该怎样连接输出呢?图片中的qs,qm,qh都是8位二进制,在仿真时采用2位十六进制输出波形,这三个的output如何连接?



51hei截图20200424180106.png (12.44 KB, 下载次数: 65)

51hei截图20200424180106.png
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖 顶 踩
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|51黑电子论坛 |51黑电子论坛6群 QQ 管理员QQ:125739409;技术交流QQ群281945664

Powered by 单片机教程网

快速回复 返回顶部 返回列表