FPGA/CPLD 今日: 0|主题: 732|排名: 32

新窗全部主题最新主题最新回复热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览基于FPGA的CAN总线的一些资料分享	uid:502774 2021-5-8 20:09	02201	2021-5-8 20:09
预览分享一个Verilog HDL硬件描述语言的PDF资料,学校老师推荐的，语言通俗易懂	uid:580071 2021-4-21 22:49	02963	2021-4-21 22:49
预览 FPGA实现UART收发数据 verilog程序	uid:909289 2021-4-20 20:37	12188	2021-5-25 16:59
预览 FPGA学习几设计中的注意事项	uid:905723 2021-4-14 16:27	01433	2021-4-14 16:27
预览千兆以太网设计	uid:900023 2021-4-2 16:10	02621	2023-5-19 23:34
预览 FPGA按键控制流水灯	uid:832896 2021-3-26 22:15	02161	2021-3-26 22:15
预览 FPGA控制呼吸灯	uid:832896 2021-3-26 22:13	01558	2021-3-26 22:13
预览 FPGA按键控制消抖控制led灯	uid:832896 2021-3-26 22:11	01620	2021-3-26 22:11
预览 Verilog步进电机程序	uid:821845 2021-3-24 10:34	03308	2021-3-24 10:34
预览基于FPGA可控分频器设计资料	uid:704585 2021-3-21 19:21	02231	2021-3-21 19:21
预览 xilinx原语的使用方法 .pdf	uid:704585 2021-3-20 16:43	0202	2021-3-20 16:43
预览俄罗斯方块Verilog HDL程序设计	uid:704585 2021-3-19 17:37	23084	2022-12-8 14:58
预览含时钟使能的十进制计数器的设计 Quartus II	uid:886195 2021-2-24 18:24	04687	2021-2-24 18:24
预览 pfm双通道驱动 verilog源码	uid:884524 2021-2-17 14:36	01773	2021-2-17 14:36
预览 VHDL编程风格.pdf	uid:704585 2021-1-28 09:49	0178	2021-1-28 09:49
预览 MaxplusII使用进阶与提高 vhdl环境	uid:704585 2021-1-17 09:37	01738	2021-1-17 09:37
预览 FFT变换的IP核的vhdl源代码	uid:704585 2021-1-15 14:01	01672	2021-1-15 14:01
预览 Verilog数据拼接与拆分代码	uid:704585 2021-1-8 20:42	03940	2021-1-8 20:42
预览用FPGA模拟USB功能(采用VHDL语言编写)	uid:704585 2020-12-31 16:37	02023	2020-12-31 16:37
预览 ADC与DAC专题学习.pdf	uid:704585 2020-12-27 09:22	02043	2020-12-27 09:22
预览 Verilog HDL 的位拼接运算符	uid:579775 2020-12-24 18:09	05208	2020-12-24 18:09
预览 Verilog HDL 的逻辑运算符	uid:579775 2020-12-22 20:36	03122	2020-12-22 20:36
预览 Verilog基本语法—模块	uid:704585 2020-12-21 22:16	01448	2020-12-21 22:16
预览 Verilog HDL 的基本的算术运算符	uid:579775 2020-12-21 18:18	02417	2020-12-21 18:18
预览 verilog源码资料-FIR滤波器设计	uid:704585 2020-12-13 14:54	01759	2020-12-13 14:54
预览 DDS原理简介(中文).pdf	uid:704585 2020-12-10 16:23	01945	2020-12-10 16:23
预览 Verilog变量 reg型介绍	uid:579775 2020-12-9 20:19	09720	2020-12-9 20:19
预览 Verilog 变量	uid:579775 2020-12-8 17:04	01875	2020-12-8 17:04
预览 Verilog HDL常量	uid:579775 2020-12-7 17:17	02406	2020-12-7 17:17
预览 FPGA/ASIC笔试面试题下载	uid:855636 2020-12-6 21:48	11725	2020-12-8 17:10
预览 3-8编码器的Quartus II实现	uid:855520 2020-12-6 18:29	01679	2020-12-6 18:29
预览 Verilog HDL中数据类型及其常量、变量	uid:579775 2020-12-6 17:17	02199	2020-12-6 17:17
预览学习FPGA,选择VHDL还是Verilog	uid:704585 2020-12-5 11:57	02110	2020-12-5 11:57
预览基于FPGA的洗衣机控制器设计 VHDL程序	uid:816987 2020-11-30 08:52	22888	2022-12-27 16:49
预览 VHDL实现3-8译码器的简单实例	uid:850870 2020-11-28 20:22	12077	2020-12-6 18:17
预览外部高速缓存SDRAM的基本读写流程	uid:273087 2020-11-18 16:01	11795	2020-11-18 16:02
预览用VHDL设计计数、译码显示电路附源程序	uid:556863 2020-11-16 20:24	02547	2020-11-16 20:24
预览用VHDL设计4位全加器源程序	uid:556863 2020-11-16 20:21	02123	2020-11-16 20:21
预览用EDA中VHDL语言编写多路选择器源程序	uid:556863 2020-11-16 20:17	01498	2020-11-16 20:17
预览基于FPGA的交通灯设计附分频主控译码VHDL源程序	uid:556863 2020-11-16 20:07	13999	2023-10-13 16:23
预览我自己制作的FPGA最小系统，原理图+PCB文件+库	uid:313791 2020-11-13 15:33	34126	2021-8-2 20:27
预览出租车计费器verilog HDL源程序	uid:329016 2020-11-4 20:55	23348	2022-11-29 15:27
预览 QuartusII设计的数字日历附verilogHDL源程序	uid:329016 2020-11-4 20:39	55045	2022-11-27 15:00
预览 EDA出租车计价器和时钟设计 Verilog源程序	uid:329016 2020-11-4 20:18	02484	2020-11-4 20:18
预览 xilinx官方xdma驱动资料下载	uid:837684 2020-11-2 11:32	23963	2023-6-5 03:19
预览 Quartus II Verilog HDL语言Max10OC简易交通灯设计初学者的小脚丫	uid:828188 2020-10-28 20:11	55482	2021-12-12 08:29
预览 fpga SPI接口源代码	uid:581831 2020-10-24 10:29	02129	2020-10-24 10:29
预览基于FPGA的DDS Verilog源代码下载	uid:516795 2020-10-21 22:26	01811	2020-10-21 22:26
预览 Altera推荐的HDL代码风格2014.pdf	uid:704585 2020-10-21 17:28	01179	2020-10-21 17:28
预览基于FPGA的FFT(2048点)程序	uid:399339 2020-10-15 15:00	12326	2020-10-15 15:44

123 4 5 6 7 8 9 10 ... 15 / 15 页下一页

帐号		自动登录	找回密码
密码			立即注册

版块导航

FPGA/CPLD 今日: 0|主题: 732|排名: 32

快速发帖