FPGA/CPLD 今日: 0|主题: 732|排名: 32

新窗全部主题最新主题最新回复热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览开一个贴分享从单片机转到FPGA的学习过程	uid:193703 2019-12-6 13:38	74102	2020-1-10 14:34
预览四人抢答器VHDL编写程序控制Quartus II	uid:422604 2019-11-27 08:49	02714	2019-11-27 08:49
预览基于quartus 2 9.0c 软件的MIPS指令集16位CPU设计	uid:505284 2019-11-20 12:20	02848	2019-11-20 12:20
预览 EDA半加器与全加器vhdl编写	uid:422604 2019-11-18 11:14	02521	2019-11-18 11:14
预览基于FPGA的加减法计数器的系统设计	uid:643646 2019-11-17 15:23	03268	2019-11-17 15:23
预览 VHDL\| array of integer 赋初值方法	uid:642389 2019-11-15 08:50	03467	2019-11-15 08:50
预览 EDA设计 Quartus在点阵电路上实现循环显示HELLO	uid:639016 2019-11-10 10:53	03339	2019-11-10 10:53
预览 FPGA Verilog呼吸灯程序	uid:471101 2019-11-8 14:26	02603	2019-11-8 14:26
预览基于FPGA的正弦信号发生器程序，可以直接使用	uid:634779 2019-11-3 14:52	02246	2019-11-3 14:52
预览 verilog实现冒泡排序源程序	uid:631487 2019-10-28 16:28	03371	2019-10-28 16:28
预览 aes_128算法verilog实现程序	uid:613509 2019-9-19 11:20	12181	2020-6-23 08:56
预览 FPGA可编程数字逻辑电路入门实验分享给大家	uid:611768 2019-9-15 20:53	13875	2019-10-29 13:21
预览 FPGA控制马达 T型加减速代码	uid:35884 2019-9-11 11:55	12138	2019-9-27 20:02
预览 FPGA DSP 设计教程	uid:607598 2019-9-8 15:01	01636	2019-9-8 15:01
预览基于verilog语言的温度检测系统源程序	uid:410231 2019-9-7 15:25	43606	2020-3-26 19:13
预览 FPGA电机控制vhdl源程序	uid:259945 2019-9-3 14:56	02050	2019-9-3 14:56
预览 riscv指令集协议翻译-riscv-spec-v中文版	uid:601122 2019-8-17 16:45	33072	2019-8-24 10:58
预览现场可编程门阵列是？	uid:588548 2019-8-8 09:14	11973	2019-8-27 11:36
预览 FPGA至简设计法高效设计	uid:588548 2019-8-3 08:54	01759	2019-8-3 08:54
预览 FPGA至简设计法案例4	uid:588548 2019-8-2 08:51	01575	2019-8-2 08:51
预览 FPGA至简设计法经典案例3	uid:588548 2019-8-1 08:47	12076	2019-8-19 11:38
预览 FPGA至简设计法案例2	uid:588548 2019-7-31 09:03	01968	2023-5-30 15:19
预览 FPGA经典设计案例	uid:588548 2019-7-30 08:44	45842	2023-6-21 15:28
预览 FPGA整洁代码之道3-信号命名和定义应该明确	uid:588548 2019-7-29 09:02	01783	2019-7-29 09:02
预览 FPGA设计代码整洁之道2	uid:588548 2019-7-26 09:00	01414	2019-7-26 09:00
预览 FPGA设计干净的代码是程序员的核心技能	uid:588548 2019-7-25 10:26	01612	2019-7-25 10:26
预览基于FPGA的日式钟程序设计	uid:584238 2019-7-15 10:09	01785	2019-7-17 13:54
预览 FPGA三人抢答器设计 Verilog源程序	uid:579814 2019-7-8 11:34	04338	2019-7-8 11:34
预览 FPGA实时时钟电路vhdl程序设计	uid:568565 2019-7-3 17:33	03416	2019-7-3 17:33
预览 19进制计数器vhdl源程序	uid:577010 2019-7-3 11:43	02302	2019-7-3 11:43
预览 FPGA流水灯设计vhdl源程序	uid:577010 2019-7-3 11:42	02886	2019-7-3 11:42
预览三人表决器vhdl程序	uid:574539 2019-6-29 13:48	03473	2019-6-29 13:48
预览 EDA设计数字频率计（Verilog源程序）	uid:343799 2019-6-25 22:26	15392	2022-9-18 13:11
预览基于FPGA的FSK调制仿真实现	uid:229281 2019-6-25 11:34	01964	2019-6-25 11:34
预览基于FPGA的直流电机数字PID闭环控制器设计	uid:570368 2019-6-23 23:52	24228	2023-12-24 19:33
预览 FPAG学习资料-配开发板	uid:301186 2019-6-11 08:53	11927	2019-6-23 15:06
预览开源自己做的CPLD+SRAM液晶驱动verilog代码	uid:558132 2019-6-9 15:59	185856	2023-9-14 20:13
预览 cpld FPGA课件	uid:556663 2019-6-6 17:05	01374	2019-6-6 17:05
预览基于FPGA的秒表程序,可用，diamond	uid:550608 2019-5-29 21:55	03202	2019-5-29 21:55
预览数码管的动态刷新Verilog源程序	uid:546381 2019-5-28 17:15	04307	2019-5-28 17:15
预览基于fsm 0-9计数器源程序	uid:548958 2019-5-28 13:17	02108	2019-5-28 13:17
预览 VHDL设计洗衣机含暂停和开始键待机2秒正转8秒待机2秒反转8秒待机2秒循环3次结束响铃	uid:424981 2019-5-27 21:18	02620	2019-5-27 21:18
预览 Verlog已经在CPLD_EPM240调试OK	uid:539601 2019-5-16 10:26	02332	2019-5-16 10:26
预览 FPGA 400进制 8倍计数器代码	uid:537367 2019-5-13 20:35	02054	2019-5-13 20:35
预览 FPGA优先编码器的Verilog语言程序	uid:526401 2019-5-3 13:58	02756	2019-5-3 13:58
预览 Modelsim SE-64 10.6d安装教程	uid:343799 2019-5-2 00:57	05308	2019-5-2 00:57
预览 FPGA驱动AD9226例程+硬件资料	uid:522360 2019-4-26 16:34	54589	2020-3-27 10:33
预览 AD采样的FPGA程序书写 Verilog代码	uid:522075 2019-4-26 11:05	46766	2019-11-6 20:59
预览 MATLAB+VHDL脉冲成型滤波器的设计附代码	uid:514491 2019-4-17 14:01	24399	2019-10-26 10:37
预览 FPGA入门学习笔记分享	uid:80221 2019-4-9 18:50	02454	2019-4-9 18:50

1 2 345 6 7 8 9 10 ... 15 / 15 页下一页

帐号		自动登录	找回密码
密码			立即注册

版块导航

FPGA/CPLD 今日: 0|主题: 732|排名: 32

快速发帖