请问各位大神，这个Altium Designer图怎么老是报错？

是不是脚位见缝隙太小了？

上面已经提示过了是间距过小，这个是可以改规则来实现的不报错，建议这个引脚的距离可以改为六，这个一般厂家都是可以生产的，然后你处理报错的时候可以运行drc检查，就可以分别查看不同类型的错误了。

流星2019 发表于 2019-12-28 14:48
上面已经提示过了是间距过小，这个是可以改规则来实现的不报错，建议这个引脚的距离可以改为六，这个一般厂 ...

好的，以前用99,现在改用这个，很多不懂

用99SE和AD,原则上来说是一样的
都要设定好规则,然后再布线
像你这个情况,比如,IC引脚间距是0.127mm的,你布线是要0.5mm的,那么,你就先设定好0.5mm的规则来布线,然后再布线IC引脚,或者是先布线IC引脚再改规则来布线也是一样的
总之,DRC是一定要检查的