原因很简单，因为在高频情况下工作的电解电容与小容量电容相比，无论在介质损耗还是寄生电感等方面都有显著的差别（由于电解电容的接触电阻和等效电感的影响，当工作频高于谐振频率时，电解电容相当于一个电感线圈，不再起电容作用）。在不少典型电路，如电源退耦电路，自动增益控制电路及各种误差控制电路中，均采用了大容量电解电容旁边并联一只小电容的电路结构，这样大容量电解电容肩负着低频交变信号的退耦，滤波，平滑之作用；而小容量电容则以自身固有之优势，消除电路网络中的中，高频寄生耦合。在这些电路中的这一大一小的电容均称之为退耦电容。 大家看到图中，在一个大容量的电解电容C1旁边又并联了一个容量很小的无极性电容C2还有些电路存在一些设置直流工作点的电阻，为消除其对于交流信号的耦合或反馈作用就需要在其上并联适当的电容来减少对交流信号的阻抗。这些电容均起到退耦作用称之为退耦电容。
注释：
①高频干扰，低频干扰的分界线——20MHZ
②电容的频率阻抗特性：理想电容的频率特性随频率的升高，阻抗降低
③旁路和退耦都是为了减少电源噪声。
旁路主要是为了减少电源上的噪声对器件本身的干扰（自我保护）；退耦是为了减少器件产生的噪声对电源的干扰（家丑不外扬）。
有人说退耦是针对低频、旁路是针对高频，我认为这样说是不准确的，高速芯片内部开关操作可能高达上GHz，由此引起对电源线的干扰明显已经不属于低频的范围，为此目的的退耦电容同样需要有很好的高频特性。
信号耦合常见方法是用电容器，变压器，光耦合器等。
退耦常见方法是给各部分电路的电源并联电容器。
退耦与滤波：退耦通常是针对电源来说的，在电源上并联一些高频小容量的电容，滤掉电源线上的交流信号；滤波包含了退耦；滤波在信号链上，顾名思义，就是对信号进行选择，主要有四种形式：低通，高通，带通和带阻。退耦电容常用的容量有：104和103；通常如果有可能，尽量在集成电路的电源输入端加一个退耦电容。
pcb设计的经验法则：“在电路板的电源接入端放置一个 1～10μF的电容，滤除低频噪声；在电路板上每个器件的电源与地线之间放置一个0.01～0.1μF的电容，滤除高频噪声。”首选法则（老外俗称 Rule of Thumb）。做电路的人都知道需要在芯片附近放一些小电容，至于放多大？放多少？怎么放？
什么是旁路？旁路（Bypass），是指给信号中的某些有害部分提供一条低阻抗的通路。电源中高频干扰是典型的无用成分，需要将其在进入目标芯片之前提前干掉，一般我们采用电容到达该目的。用于该目的的电容就是所谓的旁路电容（Bypass Capacitor）,它利用了电容的频率阻抗特性（理想电容的频率特性随频率的升高，阻抗降低），可以看出旁路电容主要针对高频干扰（高是相对的，一般认为20MHz以上为高频干扰，20MHz以下为低频纹波）。
芯片工作时是怎样在电源线上产生干扰的
实际电源系统中存在芯片引脚、PCB走线、电源层、底层等任何互连线都存在一定电感值，因此就IC级分析的SSN和地弹噪声在进行Board Level分析时，以同样的方式存在，而不仅仅局限于芯片内部。就整个电源分布系统来说（Power Distribute System）来说，这就是所谓的电源电压塌陷噪声。因为芯片输出的开关操作以及芯片内部的操作，需要瞬时的从电源抽取较大的电流，而电源特性来说不能快速响应该电流变化，高速开关电源开关频率也仅有MHz量级。为了保证芯片附近电源线上的电压不至于因为SSN和地弹噪声降低超过器件手册规定的容限，这就需要在芯片附近为高速电流需求提供一个储能电容，这就是我们所要的退耦电容。
如果电容是理想的电容，选用越大的电容当然越好了，因为越大电容越大，瞬时提供电量的能力越强，由此引起的电源轨道塌陷的值越低，电压值越稳定。但是，实际的电容并不是理想器件，因为材料、封装等方面的影响，具备有电感、电阻等附加特性；尤其是在高频环境中更表现的更像电感的电气特性。我们都知道实际电容的模型简单的以电容、电阻和电感建立。除电容的容量C以外，还包括以下寄生参数：
1、等效串联电阻ESR（Resr）：电容器的等效串联电阻是由电容器的引脚电阻与电容器两个极板的等效电阻相串联构成的。当有大的交流电流通过电容器，Resr使电容器消耗能量(从而产生损耗)，由此电容中常用用损耗因子表示该参数。
2、等效串联电感ESL（Lesl）：电容器的等效串联电感是由电容器的引脚电感与电容器两个极板的等效电感串联构成的。
3、等效并联电阻EPR Rp ：就是我们通常所说的电容器泄漏电阻，在交流耦合应用、存储应用(例如模拟积分器和采样保持器)以及当电容器用于高阻抗电路时，Rp是一项重要参数，理想电容器中的电荷应该只随外部电流变化。然而实际电容器中的Rp使电荷以RC时间常数决定的速度缓慢泄放。
还是两个参数RDA、CDA 也是电容的分布参数，但在实际的应该中影响比较小，这就省了吧。所以电容重要分布参数的有三个：ESR、ESL、EPR。其中最重要的是ESR、 ESL，实际在分析电容模型的时候一般只用RLC简化模型，即分析电容的C、ESR、ESL。因为寄生参数的影响，尤其是ESL的影响，实际电容的频率特性表现出阻抗和频率成“V”字形的曲线，低频时随频率的升高，电容阻抗降低；当到最低点时，电容阻抗等于ESR；之后随频率的升高，阻抗增加，表现出电感特性（归功于ESL）。因此 对电容的选择需要考虑的不仅仅是容值，还需要综合考虑其他因素。包括： 1、电容容值；2、电介质材料；3、电容的几何尺寸和放置位置。
所有考虑的出发点都是为了降低电源地之间的感抗（满足电源最大容抗的条件下），在有瞬时大电流流过电源系统时，不至于产生大的噪声干扰芯片的电源地引脚。选用常见的有两种方法计算所需的电容：简单方法：由输出驱动的变化计算所需退耦电容的大小； 复杂方法：由电源系统所允许的最大的感抗计算退耦电容的大小。
二、计算退耦电容值
我们假设一个模型，在一个Vcc＝3.3V的SRAM系统中，有36根输出数据线，单根数据线的负载为Cload＝30pF（相当的大了），输出驱动需要在Tr＝2ns（上升时间）内将负载从0V驱动到3.3V，该芯片资料里规定的电源电压要求是3.3V＋0.3V/-0.165V。 可以看出在SRAM的输出同时从0V上升到3.3V时，从电源系统抽取的电流最大，我们选择此时计算所需的退耦电容量。我们采用第一种计算方法进行计算，单根数据线所需要的电流大小为：
I＝Cload×（dV/dt）＝30pF×（3V/2ns）=45mA; 36根数据线同时翻转时的电流大小为Itot＝45mA×36＝1.62A。芯片允许的供电电压降为0.165V，假设我们允许该芯片在电源线上因为SSN引入的噪声为50mV，那么所需要的电容退耦电容为：
C＝I×（dt/dV）＝1.62A×（2ns/50mV）=64nF；
从标准容值表中选用两个34nF的电容进行并联以完成该值，正如上面提到的退耦电容的选择在实际中并不是越大越好，因为越大的电容具有更大的封装，而更大的封装可能引入更大的ESL，ESL的存在会引起在IC引脚处的电压抖动（Glitching），这个可以通过V＝L×（di/dt）公式来说明，常见贴片电容的L大约是1.5nH，那么V＝1.5nH×（1.62A/2ns）=1.2V，考虑整个Bypass回路的等效电感之后，实际电路中glitch 会小于该值。通过前人做的一些仿真的和经验的数据来看，退耦电容上的Glitch与同时驱动的总线数量有很大关系。 因为ESL在高频时决定了电源线上的电流提供能力，我们采用第二种方法再次计算所需的退耦电容量。这中方法是从Board Level考虑单板，即从Bypass Loop的总的感抗角度进行电容的计算和选择，因此更具有现实意义，当然需要考虑的因素也就越多，实际问题的解决总是这样，需要一些折中，需要一点妥协。
同样使用上面的假设，电源系统的总的感抗最大：
Xmax＝（dV/dI）＝0.05/1.62=31m欧；
在此，需要说明我们引入的去耦电容是为了去除比电源的去耦电容没有滤除的更高频率的噪声，例如在电路板级参数中串联电感约为Lserial＝5nH，那么电源的退耦频率： Fbypass＝Xmax/(2pi×Lserial)＝982KHz，这就是电源本身的滤波频率，当频率高于此频率时，电源电 路的退耦电路不起作用，需要引入芯片的退耦电容进行滤波。另外引入另外一个参数——转折点频率Fknee，该频率决定了数字电路中主要的能量分布，高于该频率的分量认为对数字电路的上升沿和下降沿变化没有贡献。在High-Speed Digital Design:A Hand Book of Black Magic这本书的第一章就详细的讨论了该问题，在此不进行详细说明。只是引入其中推倒的公式：
Fknee＝（1/2×Tr）＝250MHz，其中Tr＝2ns； 可见Fknee远远大于Fbypass，5nH的串联电感肯定是不行了。那么计算：
Ltot＝Xmax/(2pi×Fknee)＝(Xmax×Tr/pi)=19.7pH; 如前面提到的常见的贴片电容的串联电感在1.5nH左右，所需要的电容个数是：
N＝（Lserial/Ltot）=76个，另外当频率降到Fbypass的时候，也应该满足板级容抗需要即： Carray=(1/（2pi×Fbypass×Xmax）)＝5.23uF； Celement=Carray/N=69nF; 哇噻，真不是一个小数目啊，这么多啊！如果单板上还有其他器件同时动作，那么需要更多的电容呢!如果布不下，只能选择其他具有更小电感值的电容了。
三、电容分类和标识
电容选择上都采用的MLCC①的电容 进行退耦，常见的MLCC的电容因为介质的不同可以进行不同的分类，可以分成NPO②的第一类介质，X7R③和Z5U④等的第二、三类介质。EIA对第二、三类介质使用三个字母，按照电容值和温度之间关系详细分类为：第一个数字表示下限类别温度： X：－55度；Y：－30度；Z：＋10度 第二个数字表示上限温度： 4：＋65度；5：＋85度；6：105度；7：125度；8：150度； 第三个数字表示25度容量误差： P：＋10％/-10％；R：＋15％/-15％；S：＋22％/-22％； T：＋22％/-33％；U：＋22％/-56％；V：＋22％/-82％ 例如我们常见的Z5U，表示工作温度是10度～85度，标称容量偏差＋22％/-82％，就这玩意儿我们还大用特用啊。
介质性能好的电容容量做不大，容量大的介质常量不好，生活啊，你怎么总是这么矛盾啊！尤其重要的一点是MLCC电容提供的电容值都是指静电容量，表示电容在很低的电压下测试得到的电容量，当电容的两端的直流电压在不超过电容耐压下加大时电容量将急剧下降，例如在某耐压16V 的MLCC电容的测试数据中有： 0V－－>100%，8V——>86%，12V——>68%，16V——55％。
我就因为没有注意该特性在某电路设计中出现了惨痛的教训。
最后关于电容放置的位置，还得引用前辈们的口头禅：“The rule of thumb is to place the capacitor as close as possible tothe IC
注释
①MLCC 片式多层陶瓷电容
②NPO 具有温度补偿特性的单片陶瓷电容 填充介质是由铷、钐和一些其它稀有氧化物
NPO电容器是电容量和介质损耗最稳定的电容器之一。在温度从-55℃到+125℃时容量变化为0±30ppm/℃，电容量随频率的变化小于±0.3ΔC。NPO电容的漂移或滞后小于±0.05%，相对大于±2%的薄膜电容来说是可以忽略不计的。其典型的容量相对使用寿命的变化小于±0.1%。NPO电容器随封装形式不同其电容量和介质损耗随频率变化的特性也不同，大封装尺寸的要比小封装尺寸的频率特性好。
下表给出了NPO电容器可选取的容量范围。
封 装
| DC=50V
| DC=100V
|
0805
| 0.5---1000pF
| 0.5---820pF
|
1206
| 0.5---1200pF
| 0.5---1800pF
|
1210
| 560---5600pF
| 560---2700pF
|
2225
| 1000pF---0.033μF
| 1000pF---0.018μF
|
NPO电容器适合用于振荡器、谐振器的槽路电容，以及高频电路中的耦合电容。
封 装
| DC=50V
| DC=100V
|
0805
| 330pF---0.056μF
| 330pF---0.012μF
|
1206
| 1000pF---0.15μF
| 1000pF---0.047μF
|
1210
| 1000pF---0.22μF
| 1000pF---0.1μF
|
2225
| 0.01μF---1μF
| 0.01μF---0.56μF
|
③X7R 温度稳定型的陶瓷电容器。当温度在-55℃到 125℃时其容量变化为15%，需要注意的是此时电容器容量变化是非线性的。
X7R电容器的容量在不同的电压和频率条件下是不同的，它也随时间的变化而变化，大约每10年变化1%ΔC，表现为10年变化了约5%。
X7R电容器主要应用于要求不高的工业应用，而且当电压变化时其容量变化是可以接受的条件下。它的主要特点是在相同的体积下电容量可以做的比较大。下表给出了X7R电容器可选取的容量范围。
④Z5U
Z5U电容器称为”通用”陶瓷单片电容器。这里首先需要考虑的是使用温度范围，对于Z5U电容器主要的是它的小尺寸和低成本。对于上述三种陶瓷单片电容起来说在相同的体积下Z5U电容器有最大的电容量。但它的电容量受环境和工作条件影响较大，它的老化率最大可达每10年下降5%。
尽管它的容量不稳定，由于它具有小体积、等效串联电感（ESL）和等效串联电阻（ESR）低、良好的频率响应，使其具有广泛的应用范围。尤其是在退耦电路的应用中。下表给出了Z5U电容器的取值范围。
封 装
| DC=25V
| DC=50V
|
0805
| 0.01μF---0.12μF
| 0.01μF---0.1μF
|
1206
| 0.01μF---0.33μF
| 0.01μF---0.27μF
|
1210
| 0.01μF---0.68μF
| 0.01μF---0.47μF
|
2225
| 0.01μF---1μF
| 0.01μF---1μF
|
Z5U电容器的其他技术指标如下:
工作温度范围 10℃ --- 85℃
温度特性 22% ---- -56%
介质损耗最大 4%
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
顶
踩
