硬件语言描述verilog试题 -

标题: 硬件语言描述verilog试题 [打印本页]

作者: 神说要有光 时间: 2017-12-23 20:26
标题: 硬件语言描述verilog试题
试题如下
硬件描述语言实验 C类题目
1、利用实验时开发板资源，设计一个模 10 以内的加法计数器并与按键输入值进行比较，
比较结果在发光管上显示，包含计数器模块、比较器模块。

桂林电子科技大学试题(样卷)
课程名称：硬件描述语言（C类）适用班级：本科

学号:                姓名:                   机号:

一、考试要求：
1．  本次考试为开卷上机考试，考试时间为90分钟。
2．  考生应严格按照各项题意要求作题，如在题意要求的路径下没有考生文件，将视为白卷。
3．  画图过程中请注意及时存档，以免文件意外丢失！由于误操作引起的死机由考生自己负责。
二、考试内容：
1．在 F:\盘下新建一文件夹“××××××××××” ，其中“××××××××××”为考生学号，所有程序
均在该目录下完成，在其他路径或文件夹下完成的视为白卷。
2.题目要求如下:
①新建一个以“kaoshi”命名的工程文件。
②  设计一个计数器模块，模值为8的计数器，输入信号：clk,输出为q [3..0]。
③  设计比较器模块。
④  建立顶成原理图，调用②③模块，进行相应连接，并定义输入、输出引脚，比较器一个输入端为计数
器输出、另一输入端为扩展板上A组数据，比较结果用扩展板上右边三个发光管表示（IO74\75\76）。
⑤  放置相关端口关闭蜂鸣器。
⑥  下载到开发板验证结果。

全部资料51hei下载地址：

C.pdf (62.11 KB, 下载次数: 8)

作者: 罗家少爷 时间: 2018-12-31 18:28
怎么没有程序

欢迎光临 (http://www.51hei.com/bbs/)