|
目录 1选题背景 1.1指导思想 1.2设计任务 2方案论证 2．1可选方案 2.2方案特点 3设计过程 3.1 DDS的基本原理 3.2基本参数确定 3.3器件选择 4各单元电路及其原理 4.1频率控制字产生电路 4.2相位累加器及锁存器 4.3正弦函数表 4.4D/A转换器 4.5低通滤波电路 4.6时钟脉冲产生电路 4.7消抖电路 5结果分析 6存在的问题及改进意见 7总结 参考文献 附录Ⅰ 附录Ⅱ 附录Ⅲ 1选题背景在现代雷达、通信、宇航、仪表、电视广播，遥控遥测和电子对抗等系统中，一个能在一定频率范围内提供一系列高准确度和高稳定度的信号频率源有着广泛的应用价值，同时也是众多应用电子系统实现高性能的关键因素之一。随着应用频率和精度要求的不断提高，传统的晶体振荡器直接输出频率不能满足要求。因此，大量的频率合成（FS,Frequency Synthesis）技术得以广泛应用。频率合成通过对一个或多个高稳定度和精准度的参考频率源进行加、减、乘、除运算得到所需的频率。 频率合成（FS）的方法很多，按其工作模式可以分为：模拟合成和数字合成两种；按其实现的手段可以大致分为：直接合成和锁相相环合成两种。目前应用较多的频率合成方式主要有：直接模拟合成，锁相环合成（PLI,phase Locked Loop）和直接数字合成（DDS Digital Direct Synthesis）。而直接数字频率合成（DDS）则是上个世纪70年代，由美国学者J.Tiercy,M.Rader和B.Gold等人在撰写“A Digital Frequency Synthesizer”一文中首次提出的以全新数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理。他将先进的数字信号处理理论和方法引入到频率合成领域中，从而有效解决许多模拟合成技术无法解决的问题。 限于当时的技术和期间水平，它的性能指标尚不能与已有的技术相比，故未受到重视。但由于DDS频率转换速度快，频率分辨率高，以及在频率转换时可保持相位的连续，易于实现多种调制功能，全数字化，可编程，易于微处理器控制，易于单片集成，体积小，价格低，功耗小，生产一致性好，因此，近30年来，随着超大规模集成（Very Large Scale Integration,简称：VLSI）、复杂可编程逻辑器件（Complex Programmable Logic Device,简称：CPLD）、现场可编程门阵列（Field Programmable Gate Array，简称：FPGA）等技术的出现以及对DDS理论的进一步探讨，使得DDS得到了飞速的发展。广泛应用于电子测量、调频通信、电子对抗等领域。近年来，已有DDS技术的波形发生器陆续被研制、生产和投入应用，可以说直接数字频率合成的兴起也标志着第三代频率合成技术的形成。 1.1指导思想本课题是需要设计一个DDS信号源发生器，通过对电路的调节使其的频率在可控的范围之内按照规定的步进进行调节来实现课程设计的要求。 1.2设计任务设计一个简单的DDS正弦波信号发生器，有频率增（UP）和频率减（DOWN）两个键，按UP时频率步进增加，按DOWN时频率步进减小。具体要求如下： 输出信号的频率范围为100Hz~1500Hz，步进为100Hz。 要求输出信号无明显失真。 发挥部分： 扩大输出信号的频率范围为25Hz~1575Hz，步进为25Hz。 参考元器件：74LS283、74HC574、AT28C16、DAC0832/AD7520、NE5532/TL082。 提示：本题也可以基于 EDA 技术设计。 2方案论证2．1可选方案方案一：使用FPGA技术实现DDS信号源的设计，通过对可编程芯片进行编程来实现相位累加器的制作，通过相位累加器的输出对ROM函数表进行访问，读出数字量，这些数字量经过D/A转换器后输出模拟量，这些模拟量经低通滤波器滤波后输出所需的正弦波。 方案二：用单片机来控制和实现DDS信号源的设计，用单片机和外围开关电路作频率控制字和相位累加器，并用单片机的输出对ROM进行访问，而读出ROM的正弦函数表中的数据，在将ROM中读出的数据进行D/A转换，输出模拟量，模拟量通过低通滤波器滤波后输出随需的正弦波。 方案三：多谐振荡器电路产生脉冲信号，通过不同频率的相位累加器来查函数表ROM 来实现函数的输出，相位累加器是以频率控制字的大小为基准进行累加，再由相位累加器的输出对函数表ROM进行查表，查表所得的结果将输出送到D/A转换器，经D/A 转换器输出梯形波形，之后经过低通滤波器进行滤波则可得到所需频率的正弦信号波。 2.2方案特点方案一实现起来比较容易可以很大程度上减少芯片的使用数目，但是采用FPGA技术我们对此还不是很了解，在实践和应用方面可能会造成许多的麻烦和错误。 方案二采用89C51单片机为核心实现，单片机处理速度使DDS的频率范围非常有限，加上单片机本身端口较少，对于一个外部频率选择键盘输入、ROM地址查表输出以及LED数码管显示的系统来说，端口资源变得非常紧张。而且我们现在也才刚开始学习单片机对单片机的一些基本知识了解的不够。 方案三采用可逆计数器、加法器、锁存器、累加器等传统的硬件电路组合来实现，可以锻炼我们对数模电知识的掌握能力，学以致用。但是其可靠性差、灵活性小、、线路复杂容易出错、结果精确度也不高。 考虑到这次课程设计是对数模电知识及实际动手能力结合的一次考验和检测，与此同时理论知识准备和实物的上交时间相对比较长，题目要求相对简单，并且在课设之前我们还学习了一些焊接的相关知识实践练习怎样元器件焊接一个实物。对于硬件电路组合相对比较熟悉，所以选择方案三。 3设计过程3.1 DDS的基本原理DDS的基本原理采用74HC193可逆加减计数器，用它的输出结果作为加法器74HC283的一路加法项，将74HC283的输出结果送到寄存器74HC574，再把74HC574的输出结果一路送到加法器的另一路加法项，与74HC283组成相位累加器，一路送到ROM的地址单元对ROM函数表进行访问，读出ROM表中的函数值，将函数值送到DA0832进行D/A转换，是数字信号转换模拟信号，最后经过有TL082和电阻电容组成的低通滤波输出正弦波。 74HC193是输出作为频率控制字模块。两片74HC283和一片74HC574组成的部分作为相位累加器，构成相位累加器的模块。ROM则是存储正弦函数，构成ROM函数表模块。DAC0832则是D/A转换，而构成D/A转换模块。TL082和相关的电阻电容作为低通滤波器对输出进行滤波，而构成滤波模块，其总体设计原理方框图如下图3-1所示 
图3-1 DDS 信号源原理框图 图中相位累加器可在每一个时钟周期来临时将频率控制字所决定的相位增量M累加一次，如果记数大于，则自动溢出，而只保留后面的N位数字于累加器中。正弦查询表ROM用于实现从相位累加器输出的相位值到正弦幅度值的转换，然后送到DAC中将正弦幅度值的数字量转变为模拟量，最后通过滤波器输出一个很纯净的正弦波信号。 由于相位累加器是N比特的模2加法器，正弦查询表ROM中存储一个周期的正弦波幅度量化数据，所以频率控制字M取最小值1时，每个2n时钟周期输出一个周期的正弦波。所以此时有： f0=fc/2n （3-1） 式中f0为输出信号的频率，fc为时钟频率，n为累加器的位数。 更一般的情况，频率控制字是m时，每2n /m个时钟周期输出一个周期的正弦波。所以此时有： f0=(m×fc)/ 2n （3-2） 式中f0为输出信号的频率，fc为时钟频率，n为累加器的位数，m为频率控制字。这个是DDS系统最基本的公式之一。由此可以得出输出信号的最小频率（分辨率）为： f0min= fc/ 2n （3-3） 输出信号的最大频率为： f0max=（Mmax×fc）/2n （3-4） DAC 每信号周期输出的最少点数为： K= 2n / Mmax （3-5） 当 N 比较大时，对于很大范围内的 M 值，DDS系统都可以在一个周期内输出足够的点，保证输出波形失真很小。 3.2基本参数确定 本次课程设计选用8位的相位寄存器，即N取8。则可以算出响应的参数： Fc= f0min×2n=100HZ×2^8=25.6KHZ （3-6） 频率控制字为从1~15。 3.3器件选择1）需要产生15个不同的频率控制字，则选用16可逆计数器74HC193 2）相位累加器采用加法器与寄存器结合的方式，选用市面常用的74HC283两片级联成八位加法器，寄存器选用8为寄存器74HC574。 3）存放正弦函数表采用可电擦除的E2PROM，本次选用AT28C64。 4）D/A转化器采用市面常见的DAC0832。同时选用与DAC0832配合使用的运算放大器TL082。 4各单元电路及其原理4.1频率控制字产生电路图4-1 计数器电路 如图4-1，使用十六进制可逆计数器74HC193产生0~15的频率控制字，预置数的四个脚（15、1、10、9脚）统一置低电平（接地），预置数脚（11脚）接高电平，计数增和计数减（5脚和4脚）分别接两个按键，复位端（14脚）接如图复位电路，输出端（3、2、6、7脚）接到下一级电路，进位和借位端（12脚和13脚）不接。此电路可以通过按键来使输出端产生想要的频率关键字。 4.2相位累加器及锁存器
图4-2 相位累加电路 如图4-2，此电路中的74HC283为四位二进制超前进位全加器，不能满足设计要求，可以通过两片组合成八位加法器，如图把U2的进位端输出（9脚）接到U3的进位输入端（7脚）即可。U2的A输入端接上级电路的四位输出，U3的A输入端接低电平。两片分别四位输出组合成八位输出接到八位寄存器74HC574的输入端，再从寄存器的八位输出端反接回来到U2和U3的B输入端，这样就形成了相位累加的过其中可以通过寄存器74HC574的时钟控制端（11脚）的频率来控制累加的快慢。此时可以在寄存器的输出端的各个管脚上测得不同频率的方波。如图4-3所示 
图4-3 锁存器第四位输出波形 4.3正弦函数表
图4-4 E2PRM ROM中存放的是正弦函数的数据表，由前面的相位累加器的输出的一路送给了ROM，每一个脉冲对ROM进行一次访问，并完成一次输出，其输出为数字量，这些数字量的不同组成了正弦函数表，其函数表内存放了256个正弦函数点，这些点是按照一个周期内正弦波平分成256个角度计算得出。利用编码器在存储器芯片里烧制程序。所烧制的程序不同，产生的波形好坏有分，选取尽可能多的点采样。输出的波形就会越好。 查表法指的是将0到90度对应的正弦值存储到内存中，当输入角度后，程序按照用户输入的角度查找表中相应的正弦值。由于输出频率范围100HZ~1500HZ，且进步为100HZ，再由前面的相位累加器的位宽为8位，即A=8，所以应该将一个周期的正弦波分解成28个点，即256。28C64存储芯片中存放了256个点，28C64的输出是8位的数字量，即原理框图中的D=8，这8位数字表示的是ROM中存放的数据被访问时的输出大小，设D为离散正弦函数值，则这些点的计算步骤如下： D=Fsin（2Aπ/256）（其中F=255，A=1，2，3……，256） （4-1） 存放正弦函数表的器件选择可电擦除的E2PROM,它为存储容量: 64 KB。其接线如图4-4。共十六位输入，去其低八位作为相位寻址线，共给片内写入256个正弦函数点供气查询输出。其他脚接低电平。如图4-5，正弦函数表为： 
图4-5正弦函数表 4.4D/A转换器
图4-6 D/A转换电路 如图4-6，，D/A转换选择的是通用的DAC0832，并采用其经典接法与运放相接，其中八位数字量输入端接上级E2PROM的八位输出，IOUT1和IOUT2接运算放大器将电流量转换成电压量，最终从运放的1脚输出。D/A转换器的作用是把合成的正弦数字量转换成模拟量。正弦幅度S(n)经过D/A转换器后变为包络为正弦波的阶梯波S(t)。需要注意的是，器对D/A转换器的分辨率有一定的要求，D/A转换器的分辨率越高，合S(t)台阶数就越多，输出的波形精确度就越高。最后可以测得正弦波。如图4-7： 
图4-7 波形 4.5低通滤波电路
图4-8 滤波电路 低通滤波电路如图4-8，因为运放输出的信号中含有许多噪声信号，我们可以采用低通滤波器来滤除输出信号中的高频分量。对D/A转换器输出的阶梯波S(t)进行频谱分析可知，S(t)中除了主频f0外，还存在fc，2fc，两边的f0处的非谐波分量，幅值包括为辛格函数。因此必须在D/A转换器的输出端接频率为fc/2的低通滤波器,即可取出主频f0。 4.6时钟脉冲产生电路NE555组成的多谐振荡器电路产生一个时钟信号如图4-9所示： 
图4-9 555时钟脉冲电路 由555定时器和外接元件R5、R6和C构成的多谐振荡器，2脚与6脚直接相连，电路没有稳态，只有两个暂稳态，电路也不需要外加触发信号，利用电源通过R5、R6向电容C充电，使电路产生震荡，电容在1/3VCC和2/3VCC之间充电和放电，形成时钟脉冲电路。 由于频率要求在100HZ到1500HZ之间，而ROM函数表中放了256个正弦函数数据，故NE555和电阻电容组成的应为频率为25.6KHZ的脉冲电路，此脉冲电路给74HC574脉冲，来实现相位累加，而相位累加器中每次加的数字又计数器的输出结果控制，故计数器的输出结果不同，最后输出的波形频率也会不同，从而实现了频率的控制则： 电路中给定C4用陶瓷电容102，C5用陶瓷电容103，需要的输出方波的频率为f=25.6KHZ,则： T=1/f=0.039×10-3s （4-2） 需要占空比为q=50%的方波，即R6=R5 C4=10×102pF=10-9F （4-3） T=T1+T2=（R5+2R6）Cln2=0.039×10-3 （4-4） 可以推得： R5=R6=（0.039×10-3）/（3×10-9×0.69）=18.8KΩ （4-5） 4.7消抖电路
图4-10 按键消抖电路 由于按键存在机械抖动，导致电平出现抖动从而使计数器的计数出现抖动跳变，多以需要对按键加上消抖电路。电阻R3、R4以及C1、C2来形成消抖的基本电路，电阻的阻值确定在几百欧就可以。 5结果分析在Proteus中的仿真结果如图5-1所示 
图5-1 仿真结果 由上图结果显示说明了方案三的可行性和正确性，且也说明数字直接合成技术在信号源的设计上可以使用。仿真结果说明用可逆计数器频率控制字，用加法器和锁存器及脉冲电路构成的相位累加器，用ROM和后面的D/A转换电路及滤波电路作为输出部分来实现DDS信号源的设计是可行的。 （1）输出的最低频率可以达到100KZ，最该频率可以达到1500HZ，它们的幅度可在2.5v-3v之间。 (2)频率的步进为100HZ当UP键按下时频率加100HZ，当DOWN键按下时频率减100HZ，复位键按下时频率为0HZ。 (3)电路实测效果良好，达到设计要求，输出的波形无明显的失真，但输出的波形会有一点毛刺现象，以及在频率范围内，频率的稳定度比较低，而且频率较大时会出现失真现象，这与取样点的选取有关，而且制作的脉冲电路产生的频率也不是很稳定，而使得输出频率会有微小的波动，但可以忽略。 （4）这个设计方案原理比较简单，元器件不太多，实现起来也不算太难。但是由于时间原因，发挥部分的电路没有连接。布线如果位置不合适会对系统产生干扰。从仿真到实物制作过程中，遇到了很多问题，这些问题也说明了仅仅依靠仿真结果是不可靠的，我们必须通过实物的制作来查找仿真与实际中间的差距以及一些系统因素、人为因素等，来检验设计思路的正确性和完善性。 6存在的问题及改进意见这个设计方案原理比较简单，元器件不太多，实现起来也不算太难。但是由于过程中焊接出现错误而且时间没有分配好，导致发挥部分的电路没有连接。布线如果位置不恰当会对整体产生干扰，就会导致波形出现失真。 7总结这次数模电课程设计终于完成，这是我第一次完整的从查找资料到仿真图设计再到焊接以及调试的经历，在整个过程中经历了一个对课程设计完全不懂的学生应该经历的许多部分问题，再到顺利解决各种能解决的问题，总体来说这次课程设计我得到了许多的收获。 我们是在暑假期间选择的课程设计题目，由于对课程设计完全不了解我们就随便选择了一个DDS信号源设计，选到这个题目的时候我根本就不知道DDS为何物，上网查了一下DDS的基本原理和相关的设计方案以及论文，然后又查了一些关于DDS课程设计的资料，整理方案。这些前期的准备工作我们是在假期里边完成。开学之后我花了大约能有两周的时间将课设的仿真原理图在proteus软件里边设计好。焊接实物的时候我没有一次性全部焊完，而是焊完一个模块电路就检测一次，由于是数电部分比较多，所以各级检测起来都相对比较容易。一直到最后整板的完成。全部焊接好了之后出现的问题一是最后一次调试的时候将电源接反了、电压过大（12v）导致元器件被烧毁，最后只能重新焊接一个按照原来的过程；问题二是由于焊接好之后没有对电路进行焊接滤波电路，导致调试的时候正弦波出现不稳定和明显的失真。就这两个问题耗了我好长时间，第一个问题属于操作性问题，并不难解决就是要耗费许多的时间重新焊接一次。主要是第二个问题我们需要对电路重新分析在产生波形得地方加上滤波电路，我们调试的大部分时间放在这一部分上，最后加上同学的讲解和调试我们最终将存在的问题都一一解决了。 这个课程设计题目虽然属于数电类，但是在消抖，滤波的地方也用到了模电知识，我的感觉就是对电容的基本知识和性能理解的越来越好了，电容产生波形以及波形失真的过程中起到了至关重要的作用。 通过这次课程设计，让我知道学习课本上的理论知识与在实践过程中应用的知识以及技巧都是存在一定的差距的，我缺少实践动手的能力问题瞬间就显露出来了，实践需要理论的指导，但是理论也需要实践的巩固，二者要兼顾。作为一名准大三的学生，这是学习理工科学生必备的基本能力。所以在以后的学习中我们应该主动多花一些时间去动手做一些自己能力范围之内的一些东西，来提高自己的动手能力，让自己将理论与实践很好的结合起来。 参考文献【1】阎石.数学电子技术基础.清华大学.高等教育出版社.2006 【2】康华光.电子技术基础（模拟部分）.华中科技大学. 高等教育出版社.2006 【3】马全喜.电子元器件与电子实习.机械工业出版社.2006 【4】何杜成、袁跃进.电机-光电显示-改进应用电路.山东科学技术出版社.2007 【5】李志健. 数字电子技术基础实验任务书.陕西科技大学教务处.2007 【6】杨刚、周群.电子系统设计与实践.电子工业出版社.2004 附录Ⅰ
总原理图 附录Ⅱ表2-1 元器件清单 附录Ⅲ
完整的Word格式文档51黑下载地址（任务书+说明书）：
DDS信号源仿真.rar
(886.51 KB, 下载次数: 53)
| 
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
顶
踩
