74HC4066 包含 4 个独立的模拟开关。每个开关包含 2 个输入/输出引脚(nY 或 nZ)
和 1 个高有效使能输入引脚(nE)。当引脚 nE 为低时,其对应的开关将被关断。
74HC4066 引脚兼容 74HC4016,但具备更低的导通阻抗。此外,导通阻抗在整个输 入信号范围内保持恒定。
3.2.4 、74HC138 介绍
74HC138 是一款高速 CMOS器件,74HC138 引脚兼容低功耗肖特基 TTL(LSTTL)系 列。74HC138 译码器可接受 3 位二进制加权地址输入(A0, A1 和 A2),并当使能时, 提供 8 个互斥的低有效输出(Y0 至 Y7)。
74HC138 特有 3 个使能输入端:两个低有效(E1 和 E2)和一个高有效(E3)。除 非 E1 和 E2 置低且 E3 置高,否则 74HC138 将保持所有输出为高。
(1)、74HC138 功能
CD74HC138 ,CD74HC238 和 CD74HCT138 , CD74HCT238 是高速硅栅 CMOS 解码器, 适合内存地址解码或数据路由应用。74HC138 作用原理于高性能的存贮译码或要求传输 延迟时间短的数据传输系统,在 高性能存贮器系统中,用这种译码器可以提高译码系统 的效率。将快速赋能电路用于高速存贮器时,译码器的延迟时间和存贮器的赋能时间通 常小于存贮器的典型存取时间,这就是说由肖特基钳位的系统译码器所引起的有效系统 延迟可以忽略不计。HC138 按照三位二进制输入码和赋能输入条件,从 8 个输出端中译