数电数字时钟的课设论文

三 设计要求

• 时钟的“时”要求用两位显示;上、下午用发光管作为标志；
• 时钟的“分”、“秒”要求各用两位显示；
• 整个系统要有校时部分（可以手动，也可以自动），校时时不能产生进位；
  

四 数字时钟原理框图

该系统的工作原理是：

• 由石英晶体多谐振荡器和分频器产生1HZ标准秒脉冲。
• “秒电路”、“分电路”均为00—59的六十进制计数、译码、显示电路；
• “时电路”为00—23的二十四进制计数、译码、显示电路。
  

五 电路设计

整体电路设计：

在进行电路设计时，考虑到整体集成电路的承受能力，我们在选择器件时尽可能的选用同种型号的器件。在进行芯片选择时我们选用TTL集成芯片，在确保功能完整的前提下，整个电路尽可能的少用芯片。

5.1 秒脉冲电路设计

它是数字电子钟的核心部分，它的精度和稳定度决定于数字中的质量。通常晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。

多谐振荡器电路与分频电路如下图所示。多谐振荡器与分频电路为计数器提供计数脉冲和为计数器提供校时脉冲。

图1晶体振荡器电路与分频电路

可得多谐振荡器的频率为1Hz，R1为10M欧,C1为15~20pF，C2为5~30pF

使多谐振荡器产生频率为1Hz的方波信号。

5.2  晶体振荡器工作原理

晶体振荡器产生32.768K赫兹的频率，经过十五分频电路后产生1赫兹的方波，进而送到74ls160进行计数。十五分频电路是有一片CD4060在加上一片74ls74产生。其中CD4060是14分频，74ls74是一个D触发器，在这里相当于一个二分频。

                    图二 D触发器二分频示意图

                       图3  4060引脚图

5.3时、分、秒计数器电路

一般采用10进制计数器来实现时间计数单元计数功能，要实现这一要求，可选用的中规模集成计数器较多，这里推荐74LS160。

                     图4   74ls60

如果采用反馈清零方式时在计数一遍后进入重新计数时时间间隔不是一个时间脉冲而是两个，会造成计数不准，例如十进制从0000—0001—0010—……1001—1010（此状态虽不会显示但已经出来）—0000。  故现在采用反馈置数法实现，以十进制为例0000——0001——0010——……1001 ——0000（不会出现1010状态，故很准）  其接法电路如图5图6。

秒信号经秒计数器、分计数器、时计数器之后。分别得到显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。

（1） 六十进制计数器。它由两块中规模集成十进制计数器74LS160，一块组成十进制，另一块组成六进制。采用置数法时，当高位出现0101状态，低位为1001状态，即计到59（第60个脉冲），如图5所示六十进制计数器。

（2） 二十四进制计数器。它由两块中规模集成十进制计数器74LS160构成。当高位出现0010状态，低位为0011状态，即计到第24个来自“分”计数器的进位信号时，产生反馈置数信号，如图6所示为二十四进制计数器。

              图 5两块74LS160构成的六十进制计数器

  采用置数法74LS160 的3、4、5、6引脚接地，低位的7、10、1引脚和高位1引脚接高电平，高位7、10引脚接低位15引脚。其14—11引脚接显示译码器的7、1、2、6引脚。

              图6两块74LS160构成的二十四进制计数器

5.4 译码显示电路

选用器件时应当注意译码器和显示器件相互配合。一是驱动功率要足够大，二是逻辑电平要匹配秒计数器、分计数器、和时计数器的计数分别输送给各自的显示译码器74LS48，在数送给各自的数码管，显示出时、分、秒的计时。电路如图7所示为计数、译码显示电路。

图7译码显示电路

图8    74LS48引脚图

这里采用74LS48作为显示译码器，A0~A3接74LS160的QA~QD端3、 4、 5引脚都接高电平，9~15端接七段数码管。七段数码管引脚图如下图（共阴极）

图9  七段数码管引脚图

5.5校时电路

在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。因此，应截断时分的直接计数通路，并采用正常计数信号与校时信号可以切换的电路接入其中。故我们设计了对时、分、秒各自校时的电路。设计原理是：将74ls160的两个使能端接在一起后接到单刀双掷开关的公共端，再将进位端和高电平分别接到另外两端。当开关按下时接入高电平，反之便会接到进位端。

                 图10 校时部分电路

5.6 定时电路设计

每当数字时钟计时与所设定的时间相同时开始发出5s的响声，响声是从第1s开始到第6s,响声的频率一样，即所发出的声音是一样的没有变化。定时电路即逻辑见下图。

                      图11 定时响5s真值表

由卡诺图可以计算出定时响5s的逻辑，其逻辑电路连接见下图

                     图12  响5s逻辑电路连接

闹钟电路的工作原理是利用秒的计数器控制其响5s，控制5s的电路与控制时间相等的电路用一个与门连接就可以构成定时电路。控制时间的电路如下图所示

                          图13 定时电路

5.7  显示上下午电路

显示上下午电路的工作原理是当小时模块的计数器跳过12的时候，指示上下午的发光二极管通过逻辑电路的输出而变亮，而且其亮将一直持续到23:59，控制显示上下午的逻辑真值表如下变所示：

　　　　　　　　　　　图１4　显示上下午真值表

根据真值表用卡诺图可以得到显示上下午的逻辑表达式，根据逻辑表达式用ＴＴＬ门电路可以电路连线图如下：

  　　　　　　　图１5　显示上下午逻辑电路

六 元器件清单

由multisim生成的元器件清单如下所示：

序号	器件名称	数量	器件作用
1	74LS248	6	译码器
2	74LS00	8	二输入与非门
3	74LS20	3	四输入与非门
4	74LS08	6	二输入与门
5	74LS160	6	二进制计数器
6	74LS74	3	双D触发器
7	74LS04	5	非门
8	CD4060	1	分频器
9	74LS32	1	二输入或门
10	8050	1	三极管
11	10pF电容	2	晶体振荡器
12	1 K电阻	3
13	2.2 K滑动变阻器	1
14	200 电阻	1
15	100uF电容	3
16	10 K电阻	2

     图16 multisim输出器件

七 总电路图

八总结与收获

   十多天的数字电子课程设计马上就要画上圆满的句号，在这期间的收获很多，高兴过沮丧过，当电路终于能够符合设计指标和要求的时候，心情无比的舒畅。但是mutisim本身的一个缺陷使得无法在仿真的时候使用晶振加上4060产生1赫兹的方波，但是在现实的情况下，这样是完全能够产生的。所以在做仿真的时候就用了555多谐振荡电路来代替，以检验其他功能模块是否符合设计的要求。在这次课设期间是我更加熟练的掌握了仿真软件multisim的一些用法，原来没有发现的功能在这次做课设的时候学会了，我想这是一大收获。另外这次课设也让我更加了解一些元器件的功能如74ls160,74ls40以及一些门电路逻辑功能的算法。