HW3000射频芯片应用笔记(编程配置与原理图PCB设计教程)

ID:36649 · 发表于 2018-8-30 08:39

HW3000射频芯片资料

目录
内容目录
第 1 章原理图参考设计4
11 两种结构电路的原理图 4
12 两种结构电路外围元件 BOM5
13 不同频率下的射频元件 BOM6
第 2 章 PCB 参考设计 7
第 3 章制版工艺9
第 4 章性能测试10
41 功率测试10
42 灵敏度测试 10
图目录
图 1-1 Direct Tie 结构 SCH 4
图 1-2 Split TX/RX 结构 SCH 4
图 2-1 L 形 Direct Tie 结构 PCB 7
图 2-2 一字形 Direct Tie 结构 PCB8
图 2-3 一字形 Split TX/RX 结构 PCB8
表目录
表 1-1 两种结构电路外围元件 BOM 5
表 1-2 不同频率下的射频元件 BOM 6
表 1-3 不同频率下 L4 的微调值6
表 3-1 PCB 制版工艺参数 9
表 4-1 不同频率下两种结构的最大发射功率10
表 4-2 不同频率下 Direct Tie 结构的接收灵敏度 10
表 4-3 不同频率下 Split TX/RX 结构的接收灵敏度 11

第 1 章原理图参考设计
1.1 两种结构电路的原理图
HW3000 EVB 原理图参考设计有两个方案，图 1-1 采用的是 Direct Tie 结构，收发射频匹配网络之间直连，其优点是电路简单。图 1-2 采用的是 Split TX/RX 结构，收发射频匹配网络和射频开关芯片连接，通过开关来切换收发模式，其优点是性能较好，但增加了元器件，成本稍高。

这两种结构的共同电路包括：晶体振荡电路、TX/RX 匹配网络、低通滤波器和电源滤波电路。
Direct Tie 结构与 Split TX/RX 结构的最大不同之处在于，去除了射频开关电路，减少了电路的复杂度。
振荡电路支持 20MHz、26MHz 无源晶体，C1、C2 是晶体负载电容，其参数将影响晶体振荡频率，请参考晶体具体规格来选择。根据应用需求的不同，推荐用户选择频率稳定度≥±10ppm 的晶振。选取原则如下：无源晶体精度越高，无线设备之间载波频偏将越小，远距离通信成功率将显著提高。因此远距离应用请尽量选用高精度无源晶体。
射频网络包括阻抗匹配网络（Matching Network）和低通滤波器（Low Pass Filter）两部分。
其中低通滤波器是发射（TX）和接收（RX）共用，阻抗匹配网络则分成 TX 和 RX 两部分。对于Direct Tie 结构，TX 和 RX 阻抗匹配网络直接通过 C15 电容连接。而对于 Split TX/RX 结构，TX 和RX 阻抗匹配网络与射频开关芯片的两个端子连接，第三端和低通滤波器网络相连。阻抗匹配网络实现射频收发器芯片内部阻抗到外围 50 欧姆阻抗的变换。低通滤波器采用 LC 低通滤波电路，用于滤除有用信号以外的高频干扰杂波。射频网络的元件选型对通信将产生很大影响，推荐选用高频器件。需要注意的是，不同收发频率下的射频网络元件的取值是不同的（具体参考表 1-2）。外围电源滤波电路均为 HW3000 射频收发器芯片电源的滤波，不同大小值的电容用于滤除电源上不同频率的干扰杂波，以保证芯片能够稳定的工作。
1.2 两种结构电路外围元件BOM
两种结构 EVB 板的外围元件基本相同，下面给出外围元件的 BOM。

1.3 不同频率下的射频元件BOM
由于 HW3000 支持多个频率，不同频率下的射频元件（包括低通滤波网络元件和匹配网络元件）的值是不相同的。下面给出不同频率下的射频元件 BOM。

注：L4 的取值，会因为 PCB 布局布线的影响，其最佳值会发生变化，可以根据情况细微调整，推荐的 L4 调整值列表如下：

一般情况下，对于射频元件比较紧凑的 L 形布局（如图 2-1 的布局方式），建议按照 L4 取值（第一列）。相对比较分散的一字形布局（如图 2-2 和图 2-3 的布局方式），建议取值为 L4*（第二列）。

第 2 章 PCB参考设计
PCB 设计采用低成本双面板即可满足设计要求，下面给出两类不同类型的 PCB 布局参考设计。对于 PCB 空间比较紧张的情况，射频元件可以采用 L 形布局，如图 2-1 的 L 形 Direct Tie 结构。对于 PCB 空间比较充足的应用，射频元件可以采用一字形布局，如图 2-2 的一字形 Direct Tie 结构和
2-3 的一字形 Split TX/RX 结构。PCB 设计的注意事项如下：
所有元器件均布局在双面板正面，背面尽量提供完整的参考地平面；射频走线应尽可能短；
两个电感互连推荐采用 L 形布局，减小互感；其它的射频元件，最优采用一字形布局，次优采用 L 形布局，不推荐 U 形或者 Z 形布局。
L5 连接芯片管脚 RFP、RFN 的走线是差分线，请尽量平行、等长布线，以保证差分性能；
所有射频电路应该“包地”，接地铺铜要通过尽量多的过孔与底层参考地平面连接，以降低接地阻抗；
数字电路和晶振电路请尽量远离射频前端电路；
若电源与数字部分需走背面，需尽量减小分割地平面，并且尽量远离射频前端；
去耦电容需要尽可能靠近芯片电源管脚，以获得更好的滤波效果。
射频走线宽度和铺铜间距，可参考第 3 章《制版工艺》。
下面给出三种 PCB 参考设计，一种 L 形布局，两种一字形布局。

第 3 章制版工艺
由于高频信号的存在，在 RF PCB 制版过程中需要考虑 PCB 工厂的阻抗控制参数。下面给出
的是本参考设计的制版工艺参数。

注：为保证射频走线为 50 欧姆，可以根据不同板厚，按照如下参数进行调整。以下结果为 Si9000仿真值，仅供参考。仿真假设 FR4 的介电常数为 4.3、绿油介电常数为 4.2，这些参数对仿真结果影响较大，具体参数请与 PCB 厂家确认后自行仿真。如果需要更加准确的结果，则需要 PCB 厂家进行阻抗控制。（1）若射频走线采用 20mil 线宽：板厚为 1.0mm 时，接地铺铜与走线间距为 5.3mil板厚为 1.2mm 时，接地铺铜与走线间距为 5.1mil板厚为 1.6mm 时，接地铺铜与走线间距为 5mil（3）若射频走线采用 25mil 线宽：板厚为 1.0mm 时，接地铺铜与走线间距为 6.3mil板厚为 1.2mm 时，接地铺铜与走线间距为 6mil板厚为 1.6mm 时，接地铺铜与走线间距为 5.7mil（3）若射频走线采用 30mil 线宽：板厚为 1.0mm 时，接地铺铜与走线间距为 7.6mil板厚为 1.2mm 时，接地铺铜与走线间距为 7.1mil板厚为 1.6mm 时，接地铺铜与走线间距为 6.6mil

第 4 章性能测试下面以一字形布局的 HW3000 EVB 模块为例，给出实际性能测试结果。
4.1 功率测试测试仪器：信号分析仪 EXA Signal Analyzer N9010A （10Hz-7GHz）测试条件：SPAN=10MHz、RBW=1MHz、VBW=10MHz下表是两种结
构在不同频率下的最大发射功率（典型值）。

4.2 灵敏度测试
测试仪器：矢量信号发生器 MXG Vector Signal Generator N5182A（100KHz-3GHz）
测试数据包格式：数据包的帧格式为增强型帧结构，具体格式如表 4-3 所示。

测试方法：通过调节信号发生器的输出功率。控制板通过外部触发接口，控制每次发送 100 个数据包。接收板能接收到的数据包（>90 个包）时，记录信号发生器的输出功率最小值，即为接收灵敏度。下面两个表格，分别是两种结构，在不同频率、不同速率下的接收灵敏度。

目录
内容目录
第 1 章编程说明4
11 工作模式4
12 初始化4
13 数据包收发 4
131 增强型帧结构模式 4
132 直接 FIFO 帧结构模式8
14 ACK 功能应用12
15 单载波发送 CW 模式 14
16 直接收发 DIRECT 模式 14
第 2 章寄存器初始化15
21 12kbps 速率配置 15
22 10kbps 速率配置 16
23 50kbps 速率配置 17
24 100kbps 速率配置 18
25 频段设置说明19
26 26MHz 晶振使用说明 20
第 3 章 RF 测试说明 21
31 PA 功率21
32 RSSI 22
第 4 章芯片故障分析23
第 5 章常见问题24

第 1 章编程说明
1.1 工作模式
HW3000 芯片主要有 POWER DOWN、DEEP SLEEP、SLEEP、IDLE、TX、RX 六个工作模式，各个工作模式之间的切换见芯片数据手册的“芯片状态控制”章节内容。
1.2 初始化
芯片上电等待时间约 2ms
全芯片复位（0x61）
寄存器初始化配置（以下配置不分先后）
射频前端寄存器初始化，详见本文“寄存器初始化设置”章节
速率 SYMBOL_RATE 设置(0x32、0x33)，默认 10Kbps
外部晶振参考频率 CFG_XTCS(0x25)设置，默认为选择 26MHz 晶振
频点 RF_FREQ_BASE、CH_SPACE 设置(0x2F)
帧结构配置 PACK_LENGTH_EN(0x02)
Preamble 长度、Syncword 长度、编码方式、是否支持 FEC、是否支持白化功能等设置(0x02、0x03)
若选择直接 FIFO 帧结构模式，配置发送完成 LEN0_TXMODE 与接收完成模式LEN0_RXMODE(0x02)
使能通讯使用的 PIPE、设置 PIPE 地址、以及该 PIPE 是否支持 ACK 功能(0x13、0x15~0x1A)
若支持 ACK 模式，设置重发次数 RE_TX_TIMES(0x45，设置值需大于‘0’ )注：直接 FIFO 帧结构模式不支持 ACK、FEC 功能，可忽略相应寄存器配置步骤。

1.3 数据包收发
HW3000 收发支持增强型与直接 FIFO 两种帧结构模式，可通过寄存器 PACK_LENGTH_EN
配置。
1.3.1 增强型帧结构模式
增强型帧结构模式需设置 PACK_LENGTH_EN 为‘1’，该模式帧结构如图 1-1 所示。

帧长配置
发送端可通过 AUTO_LEN_CALC(0x09)寄存器配置发送帧长信息由硬件自动生成或由软件填写。若设置 AUTO_LEN_CALC 为‘1’，硬件自动依据发送 FIFO 内所填写的 PSDU 字节数加上 3（即加上信道索引、标准识别号、帧头校验码所占的 3 个字节）作为发送帧的帧长信息。若设置 AUTO_LEN_CALC 为‘0’，芯片在发送之前需由软件将 PSDU 的长度信息填写至TXPSDU_LEN(0x09)寄存器，硬件依据 TXPSDU_LEN 寄存器的值加上 3（即加上信道索引、标准识别号、帧头校验码所占的 3 个字节）作为发送帧的帧长信息。接收端将成功接收的数据帧帧长信息存放于 RX_PHR_PSDU_LEN(0x0A)寄存器。

信道索引发送端需在发送之前将信道索引填写至 TX_PHR_CHANNEL_INDEX(0x08)寄存器。接收端将成功接收的数据帧信道索引存放于 RX_PHR_CHANNEL_INDEX(0x0A)寄存器。

标准识别号发送端需在发送之前将标准识别号填写至 TX_PHR_STD_IDEF(0x08)寄存器。接收端将成功接收的数据帧标准识别号存放于 RX_PHR_STD_IDEF(0x0B)寄存器。

帧头校验发送端可通过 AUTO_PHR_VERIFY(0x07)寄存器配置帧头校验信息由硬件自动生成或由软件生成。若设置 AUTO_PHR_VERIFY 为‘1’，硬件依据发送帧长、信道索引、标准识别号 3 个字节自动生成校验码作为发送帧的帧头校验信息。若设置 AUTO_PHR_VERIFY 为‘0’，芯片在发送之前需由软件填写 TX_PHR_VERIFY(0x07)寄存器，硬件依据 TX_PHR_VERIFY 寄存器的填写值作为发送帧的帧头校验。接收端将成功接收的数据帧帧头校验信息存放于 RX_PHR_VERIFY(0x0B)寄存器。

物理层载荷（PSDU）PSDU 部分存放于 FIFO 中，增强型帧结构模式下最大长度支持 252bytes。

帧校验序列（FCS）发送端可通过 LEN1_CRCSEL(0x02)寄存器配置帧校验序列由硬件自动生成或由软件生成。若设置 LEN1_CRCSEL 为‘0’，硬件自动生成帧校验序列。若设置 LEN1_CRCSEL 为‘1’，芯片在发送之前需由软件填写 CRCVAL(0x12)寄存器，硬件依据 CRCVAL 寄存器的填写值作为发送帧的帧校验序列。接收端将成功接收的数据帧帧校验序列存放于 CRCVAL 寄存器。

注：ACK 功能使能时不支持帧头校验软件生成模式与帧校验序列软件生成模式。

芯片支持 FIFO 数据包重复发送功能，以满足某些数据包重复发送或快速跳频等应用场合，可以有效减少主控 MCU 的软件开销（如图 1-3 所示）。用户可在再次使能发送之前插入延时控制重发时间间隔或更改发送频点。

1.3.2 直接FIFO帧结构模式
直接 FIFO 帧结构模式需设置 PACK_LENGTH_EN 为‘0’，该模式帧结构如图 1-4 所示。此模式不支持 ACK、硬件 CRC 校验与 FEC 功能。发送除 PREAMBLE 与 SFD 部分都需软件填写至 FIFO 内，填写内容与顺序可依据收发双方的约定灵活设置。直接 FIFO 模式下发送可依据 LEN0_TXMODE 控制位配置发送完成模式，接收可依据LEN0_RXMODE 控制位配置接收完成模式，详见 0x02 寄存器相关说明。

直接 FIFO 帧结构模式下芯片提供接收长度自动识别功能，设置详见《HW3000_Datasheet_C》

8.2 章节描述。
若收发长度小于等于 256bytes，且设置 LEN0_TXMODE 及 LEN0_RXMODE 为芯片自动识别接发长度，其收发流程如图 1-5 所示。

若收发长度小于等于 256bytes，且 LEN0_RXMODE 设置为软件设置接收长度，假设收发约定FIFO 内第一个 byte 代表包长度信息，其接收流程如图 1-6 所示。接收使能之前，先设定一较小的半满阈值，确保半满中断置起时可从 FIFO 内指定位置读取接收长度，软件获取接收长度后需配置 LEN0_PKLEN 寄存器，硬件依据 LEN0_PKLEN 寄存器的设定值自动完成接收。
建议在接收使能之前配置 LEN0_PKLEN 为一较大值，防止软件处理过慢出现 FIFO0_INT 误中断。

图 1-6 直接 FIFO 帧结构软件设置包长接收流程示意图

若收发长度大于 256bytes 时，软件需依据 FIFO 的半空或半满中断标志，完成对 FIFO 的写入与读取操作，配合物理层硬件完成对 FIFO 内数据的发送与接收。假设收发约定 FIFO 内第一个 byte 代表包长度信息，LEN0_RXMODE 设置为接收自动识别包长信息，其收发流程如图 1-7 所示。

PRX 在接收使能之前可设定一较小的半满阈值 FULL_THRES，保证响应 HALF_FULL_INT 中断时软件可从 FIFO 内即时获取接收包长信息，根据接收包长信息再由软件调整半满阈值FULL_THRES 以简化接收操作流程。
注：可通过 EMPTY_THRES，FULL_THRES 寄存器设置半空半满阈值，设置值需考虑 SPI 接口的访问速度与芯片配置的数据速率。

1.4 ACK功能应用
ACK 应用仅针对增强型帧结构模式，功能介绍详见《HW3000_Datasheet_C》第 5 章说明，
ACK 使能情况下收发流程如图 1-8 所示。
若使能 PIPE0 ACK 功能（P0_ACKEN = ‘1’），PTX 在接收 ACK 等待时间 AUTO_RXACK_TIME（0x45）内没有成功接收到 PRX 发送的 ACK 帧，PTX 将自动重传上一帧数据包。PTX 读取中断 FIFO0_INT 之后需检查 FIFO0_MAX_RETX（0x0F）标志位，以判断中断源为 PTX 接收ACK 成功或是重传超时。
PRX 在 ACK 使能情况下接收 PHR 校验出错或 CRC 出错将进入自动重收流程，FIFO0_INT 中断标志位置起后软件无需再检测 PRX_PHR_ERR 与 PRX_CRC_ERR 标志位。

第 4 章芯片故障分析
如果两颗芯片不能进行正常收发通讯，首先应该将这两颗芯片分别与已测试过的正常芯片进行收发通讯，确定发射芯片还是接收芯片出现问题。在此前提下，可参照以下内容分析芯片发送或接收故障的原因。
检查芯片供电是否正常
上电后芯片默认进入 IDLE 模式，芯片 VDR 引脚输出电压 1.8V 左右。
检查晶振是否正常工作
上电后测试晶振 XTALP 或 XTALN 引脚，观察是否有信号，信号频率是否正确，若有异常可能
是晶振损坏或使用的起振电容不合适。
检查 SPI 读写是否正常
对寄存器进行读写操作检查 SPI 驱动程序是否正确。如果寄存器写入与读取值不一致，利用示波器抓取 SPI 读写波形，检查 SPI 四根线的电平是否正确，波形时序是否和产品手册一致；检查 SPI 通讯速率是否小于给定的最大通讯速率。
软件检查
检查软件对 HW3000 芯片的寄存器初始化配置是否与参考代码有差异，软件收发流程是否与操
作例程有差异。
检查通讯频段有无干扰
将 Sub-1GHz 天线连接到频谱仪，直接测空间辐射的信号，如在通讯频点有较大空间干扰，建议避开此频点通讯。
单载波发送模式
使能单载波发送模式，观察发射频点是否锁定，与设置值是否一致。
检查收发频偏
检查两颗芯片的收发频偏值是否小于 30kHz(测量值频率与理论值频率之间的偏差)，频偏补偿方法详见 HW3000 芯片数据手册的“AFC 及晶振校准功能”章节。
检查接收本振是否锁定
判断接收本振是否锁定需要使用频谱仪观察，设置频谱仪 Span=250kHz，Ref
Amplitude=-50dBm。使能接收，如果接收频点一直停留在接收设定频点*8 位置不跳动，就说
明已锁定。

晶振频偏调整
调整晶振外接的两个电容，如果调整以后的晶振频率值一致性仍很差，则需要更换晶振，提高
晶振精度 ppm。

第 5 章常见问题
芯片发送或接收频点为什么与设置值不一致？
频点设置需在芯片发送或接收状态有效之前完成，否则芯片内部 PLL 将无法正确锁定。

写指针在什么时候需要软件清‘0’？
芯片内状态机写 FIFO（只出现在 PRX 端）的指针与 SPI 写 FIFO（只出现在 PTX 端）的指针复用同一个指针。PTX 与 PRX 在正常收发不切换时，硬件在合适情况下自动清零写指针，无需软件参与，但在收发角色切换（PRX 切换为 PTX）写指针主控权发生变化时，需要软件参与在 SPI 写 FIFO 前将写指针清‘0’。

收发 ACK 使能时为什么 PTX 发送中断正常置起而 PRX 接收无正常中断？
ACK 使能时，PTX 发送方中断置起分两种情况：
1. PTX 正常收到 ACK 帧，通讯成功。
2. PTX 重传超时，通讯不成功。
PTX 中断置起后可以通过 FIFO0_MAX_RETX 标志位区分两种情况。
ACK 使能时，PRX 在接收 PID 与 CRC 较上一次相同时将自动弃包而不置起中断。若 PTX 出现重传超时，PTX 在下一次发送帧时 PID 不累加。

为什么 PRX 接收 CRC 正确，但接收 FIFO 的读取值与 PTX 发送 FIFO 内填写值不一致？
1. PTX 在写 FIFO 时有可能 SPI 受到干扰而误写，按写入 FIFO 的值硬件自动生成 CRC，PRX
收到误写的值将出现上述现象。
2. PRX 在读 FIFO 时 SPI 受到干扰而可能造成误读。

为什么收发双方 PIPE Address 配置一致时，会出现 PRX 的 PIPE 指示位（PRX_FIFO0_PIPE）所指示的 PIPE 与发送使用的 PIPE 不一致的现象？
各 PIPE Address（0x14~0x1A）设置值之间的码间距需大于接收同步字允许错误个数阈值SYNC_THRES，否则接收各 PIPE 容易出现误同步。

目录

内容目录
第 1 章 SPI 接口4
11 SPI 帧格式和通讯时序4
12 SPI 读写函数原型4
13 HR7P 系列 MCU SPI 汇编驱动5
第 2 章程序设计示例14
21 HW3000 复位功能区别14
22 HW3000 默认寄存器初始化 14
23 数据载荷说明18
24 HW3000 TX 测试波形 18
25 HW3000 TX 数据20
26 HW3000 RX 数据 23
27 HW3000 RSSI 说明26
28 HW3000 状态查询模式特别说明26
29 HW3000 FIFO 数据在发射完成后将驻留26
210 HW3000 AFC 及晶振的校准功能 26

第 2 章程序设计示例
以下为 HW3000 芯片常用收发程序示例。
2.1 HW3000 复位功能区别
芯片从 POWER DOWN 状态恢复至 IDLE 状态过程中内部 POR 将复位全芯片(通过设置 PDN输入引脚为高电平进入 POWER DOWN 状态)。
芯片从 DEEP SLEEP/SLEEP 恢复至 IDLE 状态，芯片除配置寄存器外将全部被复位（注意寄存器中的状态指示位将被复位）。

芯片共提供两种软复位方式，分别为 SFT_RST0（0x60）和 SFT_RST1（0x61），其中：
1) SFT_RST0 复位硬件电路与 FIFO 而保留原有的寄存器设置值
2) SFT_RST1 进行全芯片复位，寄存器同时也会被复位成默认值

2.2 HW3000 默认寄存器初始化
HW3000 内部寄存器分为 Bank0 和 Bank1 两部分，其中 Bank0 是面向用户开放功能寄存器，Bank0 寄存器由用户根据功能进行设置；Bank1 是内部校准寄存器，Bank1 寄存器仅需用户在寄存器复位后按照建议值初始化即可。Bank0 和 Bank1 切换方式详见如下 HW3000 初始化流程，带宏定义寄存器均为 Bank0 寄存器，hw3000_mode_t 结构体用于演示各种用户功能模式设置过程。
typedef struct {
osc_mode_t osc; //osc selection
frequency_band_t band; //freq band setting
symbol_rate_t rate; //data rate setting
frequency_mode_t freq_mode; //0 only for 433MHz 1 direct mode for all
int8_t power; //tx power set
frame_mode_t frame_mode; //0 fifo mode, 1 frame mode
uint8_t ack_mode; //0 disable, 1 enable
uint8_t tx_mode; //0 tx length by LEN0_PKLEN, 1 by fifo pointer
uint8_t rx_mode; //0 automatic 1 by LEN0_PKLEN
uint8_t lp_enable; //0 low power mode disable, 1 enable
} hw3000_mode_t;

2.3 数据载荷说明
HW3000 收发数据 FIFO 深度为 256，若用户采用增强型帧结构，用户可用 FIFO 深度为 252字节，若用户采用直接 FIFO 模式，通过半空半满中断可支持用户超过 256 字节数据传输。
2.4 HW3000 TX测试波形
HW3000 提供单载波、PN9、0101 等数据发送模式，以方便频点测试与发送功率测试。

2.5 HW3000 TX 数据
Hw3000 支持增强型帧结构发射数据和直接 FIFO 模式发射数据，其中直接 FIFO 模式需要用户自行完成数据校验工作，直接 FIFO 模式可实现与市面同类无线芯片的互联互通。

2.6 HW3000 RX 数据
Hw3000 支持增强型帧结构发射数据和直接 FIFO 模式接收数据，其中直接 FIFO 模式需要用户自行完成数据校验工作，直接 FIFO 模式可实现与市面同类无线芯片的互联互通。

2.7 HW3000 RSSI说明
在接收模式时，芯片会评估天线端接收信号能量的大小，该数值会保存在寄存器 RSSI（0x23）中。RSSI 的读数单位为 dBm，数据的格式为二进制补码形式的符号数。在 RSSI 寄存器里提供两个 RSSI 读数值，其中 RSSI1 保存的是上一个有效数据包（SFD 正确同步）的 RSSI 计算值，而RSSI2 中保存的是实时的 RSSI 计算值，可用于 CSMA/CA 工作。若需检测环境能量 RSSI2，建议在 RX 接收使能后至少延时 350us，再进行读取。另外如果用户系统 SPI 速率较快，大于 1Mbps 以上，在读取环境能量前，如有接收使能的关闭、打开操作，在接收使能切换中间必须有一定的延时操作，否则读取的 RSSI2 值会有跳变现象；同理，如果在读取 RSSI2 操作前，有发射、接收使能的切换操作，在状态切换中间必须加一定的延时操作。直接 FIFO 模式下，若读取上一个有效数据包的 RSSI1 值，必须在 SFD_INT 与 FIFO_INT 之间读取，即在同步之后，数据接收完成之前读取，数据接收完成之后， RSSI1 被复位成 0x81。增强型模式下，RSSI1 值会被锁定，直到下一个有效数据包之后才会被更新，且只有在芯片复位之后，RSSI1 值才会被复位成 0x81。

2.8 HW3000 状态查询模式特别说明
当通过 SPI 轮询方式检测 HW3000 收发状态是否完成时，在轮询相关状态寄存器时请加入适
当延时，以避免 SPI 通信所产生的高次谐波可能对收发过程产生影响。
采用 IRQ 中断方式实现收发状态检测则无此问题产生。
2.9 HW3000 FIFO数据在发射完成后将驻留
若发射相同数据，可仅写入 FIFO 一次数据通过清除 INT 中断方式实现循环发送。
利用该方式可更好实现有源 RFID 功能。
若存在接收数据，发射端 FIFO 将不再保留。
2.10 HW3000 AFC及晶振的校准功能
HW3000 在接收端提供载波频偏自动补偿功能（AFC），可通过 AFC_EN（0x25）寄存器使能
晶振校准寄存器为 XOSC_CAL(0x37)，设置值支持 0x00 至 0xFF，步长约 15Hz。

全部资料51hei下载地址：

AN1015_应用笔记_HW3000_Programming_Guide V1.0.pdf (323.26 KB, 下载次数: 115)

AN1014_应用笔记_HW3000_Hardware_Reference_Design V1.0.pdf (715.15 KB, 下载次数: 61)

AN1013_应用笔记_HW3000_User_Guide V1.0.pdf (296.91 KB, 下载次数: 49)

HW3000_Datasheet_C V1.0.pdf (948.5 KB, 下载次数: 66)